第5章基于S3C2410的系統(tǒng)硬件設(shè)計(上)

1、1第五章基于第五章基于S3C2410的的系統(tǒng)硬件設(shè)計系統(tǒng)硬件設(shè)計 （上）（上）2第五章第五章 基于基于S3C2410的系統(tǒng)硬件設(shè)計的系統(tǒng)硬件設(shè)計 l5.2 最小系統(tǒng)設(shè)計l5.3 中斷系統(tǒng)設(shè)計l5.4 DMA設(shè)計l5.5 I/O接口擴展l5.6 AD、DA接口設(shè)計l5.7 PWM定時器l5.8 人機接口設(shè)計l5.9 通信接口設(shè)計3 5.1 S3C2410 5.1 S3C2410簡介簡介 S3C2410 S3C2410是是SamsungSamsung公司公司推出的推出的16/3216/32位位RISCRISC處理器，主要處理器，主要面向手持設(shè)備以及高性價比、低功耗的應用。面向手持設(shè)備以及高性價比、

2、低功耗的應用。 CPUCPU內(nèi)核采用內(nèi)核采用的是的是ARMARM公司設(shè)計的公司設(shè)計的16/3216/32位位ARM920T RISCARM920T RISC處理器處理器。 S3C2410AS3C2410A提供一組完整的系統(tǒng)外圍設(shè)備：提供一組完整的系統(tǒng)外圍設(shè)備：2 2個個USBUSB主設(shè)備接口，主設(shè)備接口，1 1個個USBUSB從設(shè)備接從設(shè)備接口；口；4 4通道通道PWMPWM定時器和定時器和1 1通道內(nèi)部定時器；通道內(nèi)部定時器；看門狗定時器；看門狗定時器；117117位通用位通用I/OI/O口和口和2424通道外部中斷源；通道外部中斷源；電源控制模式包括：正常、慢速、空閑電源控制模式包括：正常

3、、慢速、空閑和掉電四種模式；和掉電四種模式； 8 8通道通道1010位位ADCADC和觸摸屏接口；和觸摸屏接口；具有日歷功能的具有日歷功能的RTCRTC；使用使用PLLPLL的片上時鐘發(fā)生器。的片上時鐘發(fā)生器。 1.8V/2.0V1.8V/2.0V內(nèi)核供電，內(nèi)核供電，3.3V3.3V存儲器供電，存儲器供電，3.3V3.3V外部外部I/OI/O供電；供電；具有具有16KB16KB的的ICacheICache和和16KB16KB的的DCacheDCache以以及及MMUMMU；外部存儲器控制器；外部存儲器控制器；LCDLCD控制器提供控制器提供1 1通道通道LCDLCD專用專用DMADMA；4 4

4、通道通道DMADMA并有外部請求引腳；并有外部請求引腳；3 3通道通道UARTUART和和2 2通道通道SPISPI；1 1通道多主機通道多主機IICIIC總線和總線和1 1通道通道IISIIS總線控總線控制器；制器；SDSD主接口版本主接口版本1.01.0和和MMCMMC卡協(xié)議卡協(xié)議2.112.11兼兼容版；容版；4S3C2410S3C2410結(jié)構(gòu)框圖結(jié)構(gòu)框圖 5 S3C2410X Pin Assignments (272-FBGA) S3C2410X Pin Assignments (272-FBGA)6789101112131415第五章第五章 基于基于S3C2410的系統(tǒng)硬件設(shè)計的系統(tǒng)

5、硬件設(shè)計 l5.1 S3C2410 簡介l5.3 中斷系統(tǒng)設(shè)計l5.4 DMA設(shè)計l5.5 I/O接口擴展l5.6 AD、DA接口設(shè)計l5.7 PWM定時器l5.8 人機接口設(shè)計l5.9 通信接口設(shè)計16 5.2 .2 什么是最小系統(tǒng)什么是最小系統(tǒng) 嵌入式微處理器芯片自己是不能獨立工作的，需要嵌入式微處理器芯片自己是不能獨立工作的，需要一些必要的外圍元器件給它提供基本的工作條件。一些必要的外圍元器件給它提供基本的工作條件。一個一個 ARM 最小系統(tǒng)一般包括：最小系統(tǒng)一般包括：（1） ARM 微處理器芯片微處理器芯片（2） 電源電路、復位電路，晶振電路，電源電路、復位電路，晶振電路， （3） 存

6、儲器（存儲器（ FLASH 和和 SDRAM ），）， （4） UART（RS232及以太網(wǎng)）接口電路。及以太網(wǎng)）接口電路。 （5） JTAG 調(diào)試接口。調(diào)試接口。17最小系統(tǒng)結(jié)構(gòu)框圖最小系統(tǒng)結(jié)構(gòu)框圖最小系統(tǒng)例板最小系統(tǒng)例板S3C2410晶振系統(tǒng)擴展接口電源復位電路串行接口JTAG接口Flash存儲器SDRAM18 微處理器：S3C2410是系統(tǒng)工作和控制中心； 電源電路：為S3C2410核心部分提供所需的1.80V工作電壓，為部分外圍芯片提供3.0V的工作電壓； 晶振電路：為微處理器及其他電路提供工作時鐘，及系統(tǒng)中S3C2410芯片使用32KHz或32.768KHz無源晶振；Flash存儲器

7、：存放嵌入式操作系統(tǒng)、用戶應用程序或者其他在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等；S3C2410晶振系統(tǒng)擴展接口電源復位電路串行接口JTAG接口Flash存儲器SDRAM最小系統(tǒng)結(jié)構(gòu)框圖最小系統(tǒng)結(jié)構(gòu)框圖19SDRAM：作為系統(tǒng)運行時的主要區(qū)域，系統(tǒng)及用戶數(shù)據(jù)、堆棧均位于該存儲器中；串行接口：用于系統(tǒng)與其他應用系統(tǒng)的短距離雙向串行通信和構(gòu)建交叉編譯環(huán)境； JTAG接口：對芯片內(nèi)部所有部件進行訪問，通過該接口對系統(tǒng)進行調(diào)試、編程等；系統(tǒng)總線擴展：引出地址總線、數(shù)據(jù)總線和必須的控制總線，便于用戶根據(jù)自身的特定需求，擴展外圍電路。S3C2410晶振系統(tǒng)擴展接口電源復位電路串行接口JTAG接口Flash存儲器

8、SDRAM最小系統(tǒng)結(jié)構(gòu)框圖最小系統(tǒng)結(jié)構(gòu)框圖20 在嵌入式系統(tǒng)中，最小系統(tǒng)雖然簡單，但是在嵌入式系統(tǒng)中，最小系統(tǒng)雖然簡單，但是作為整個系統(tǒng)正常運行的基本條件，因此其穩(wěn)作為整個系統(tǒng)正常運行的基本條件，因此其穩(wěn)定可靠的運行是至關(guān)重要的。因此，在嵌入式定可靠的運行是至關(guān)重要的。因此，在嵌入式系統(tǒng)中，往往將最小系統(tǒng)制成一個核心板，其系統(tǒng)中，往往將最小系統(tǒng)制成一個核心板，其他的各種接口和外圍擴展設(shè)備都制成一個接口他的各種接口和外圍擴展設(shè)備都制成一個接口板來組成一個系統(tǒng)。板來組成一個系統(tǒng)。2122 5.2.1 .2.1 時鐘和功率管理時鐘和功率管理 S3C2410A的時鐘控制邏輯能夠產(chǎn)生系統(tǒng)所需要的時鐘，的

9、時鐘控制邏輯能夠產(chǎn)生系統(tǒng)所需要的時鐘，包括包括 CPU的的FCLK，AHB總線接口的總線接口的HCLK，和，和 APB總線接總線接口的口的PCLK。 S3C2410A有兩個有兩個PLL（MPLL和和UPLL） ，一個，一個MPLL用用于于FCLK,HCLK,PCLK，另一個，另一個UPLL用于用于USB模塊模塊（48MHZ）。時鐘控制邏輯能夠由軟件控制不將）。時鐘控制邏輯能夠由軟件控制不將 PLL連接到連接到各接口模塊以降低處理器時鐘頻率，從而降低功耗。各接口模塊以降低處理器時鐘頻率，從而降低功耗。23 FCLK用于 ARM920T； HCLK用于 AHB總線（包括 ARM920T，存儲控制器

10、，中斷控制器，LCD控制器，DMA和 USB主機）； PCLK 用于APB總線 （包括外設(shè)如WDT,IIS,I2C,PWM, PWM，TIMER, MMC, ADC, UART, GPIO, RTC, SPI）。 24 時鐘架構(gòu)的方塊圖如下圖所示：主時鐘源由一個外部時鐘架構(gòu)的方塊圖如下圖所示：主時鐘源由一個外部晶振或者外部時鐘產(chǎn)生。時鐘發(fā)生器包括連接到一個外部晶振或者外部時鐘產(chǎn)生。時鐘發(fā)生器包括連接到一個外部晶振的振蕩器和兩個晶振的振蕩器和兩個 PLL（MPLL和和UPLL）用于產(chǎn)生系）用于產(chǎn)生系統(tǒng)所需的高頻時鐘。統(tǒng)所需的高頻時鐘。 時鐘源選擇時鐘源選擇 下表 描述了模式控制引腳(OM3和OM

11、2)和選擇時鐘源之間的對應關(guān)系。OM3:2的狀態(tài)由OM3和 OM2引腳的狀態(tài)在 nRESET的上升沿鎖存得到。25262、鎖相環(huán)、鎖相環(huán) PLL 位于時鐘信號發(fā)生器的內(nèi)部 MPLL 用于將輸出信號和相關(guān)輸入信號在相位和頻率上同步起來。它包括如下圖所示的一些基本模塊：2728PLL的工作原理：的工作原理：29PLL控制寄存器控制寄存器(MPLLCON/UPLLCON) USB時鐘控制時鐘控制 USB 主機接口和 USB 設(shè)備接口需要 48MHz 的時鐘。在 S3C2410 中，是通過UPLL來產(chǎn)生這一時鐘的，UCLK只有在 UPLL配置好后才會生效。 0 x5C=920 x28=4030PLL選

12、擇表選擇表31注：注： 1、默認值下、默認值下MPLL為為Fin的的10倍頻，倍頻，UPLL為為Fin的的4倍頻倍頻 1、盡管可以根據(jù)公式設(shè)置、盡管可以根據(jù)公式設(shè)置 PLL，但是推薦僅使用，但是推薦僅使用 推薦推薦表里面的值。表里面的值。 2、如果要同時設(shè)置、如果要同時設(shè)置 UPLL 和和 MPLL，請先設(shè)置，請先設(shè)置 UPLL，然后設(shè)置然后設(shè)置 MPLL，且至少要間隔，且至少要間隔7個時鐘周期。個時鐘周期。 32上電復位（上電復位（XTIpll）時鐘鎖定過程）時鐘鎖定過程 下圖顯示了上電復位時的時鐘行為。 晶振在幾毫秒內(nèi)開始振蕩。當 OSC 時鐘穩(wěn)定后，PLL 根據(jù)默認 PLL 設(shè)置開始生效

13、，但是通常這個時候是不穩(wěn)定的，因此。FCLK在軟件配置好 PLLCON之后鎖定一段時間后連接到Mpll。33正常情況下改變正常情況下改變 MPLL設(shè)置設(shè)置 正常模式下，用戶可以通過寫 P/M/S的值來改變 FCLK的頻率，此時將會自動插入一段時間延遲，在這段延遲內(nèi) FCLK將停止，其時序如下圖所示：34FCLK,HCLK,PCLK頻率確定頻率確定 S3C2410支持三者之間的比率可選，這個比率是由CLKDIVN寄存器的 HDIVN和 PDIVN決定的。 設(shè)置好 PMS 的值后，需要設(shè)置 CLKDIVN 寄存器。CLKDIVN 寄存器的值將在PLL鎖定時間之后生效，在復位和改變功率模式后也是有效

14、的。3536 S3C2410A有各種針對不同任務(wù)提供的最佳功率管理策略，功率管理模塊能夠使系統(tǒng)工作在如下 4種模式：正常模式正常模式，低速模式低速模式，空閑模式空閑模式和掉電模式掉電模式。 在 S3C2410 中，功率管理模塊通過軟件控制系統(tǒng)功率管理模塊通過軟件控制系統(tǒng)時鐘來達到降低功耗的目的時鐘來達到降低功耗的目的。這些策略牽涉到 PLL，時鐘控制邏輯和喚醒信號。圖顯示了 S3C2410的時鐘分配。3738 正常模式下，所有的外設(shè)和基本的功能模塊，包括功率管理模塊，CPU 核心，總線控制器，存儲控制器，中斷控制器，DMA 和外部控制器都可以完全操作。但是除了基本的模塊之外，其他模塊都可以通過

15、關(guān)閉其時鐘的方法來降低功耗。 空閑模式下，除了總線控制器、存儲控制器、中斷控制器、功率管理模塊以外的 CPU 時鐘都被停止。EINT23:0、RTC 中斷或者其他中斷都可以將 CPU從空閑模式下喚醒。39 低速模式通過降低低速模式通過降低 FCLK和關(guān)閉和關(guān)閉 PLL來實現(xiàn)降低功來實現(xiàn)降低功耗。耗。此時 FCLK是外部時鐘(XTIpll or EXTCLK)的 n 分頻。分頻數(shù)由 CLKSLOW 寄存器的 SLOW_VAL 和CLKDIVN寄存器決定。 在低速模式下，PLL 是關(guān)閉的。當用戶需要從低速模式切換到正常模式時，PLL 需要一個時鐘穩(wěn)定時間(PLL 鎖定時間)。PLL 穩(wěn)定時間是由內(nèi)

16、部邏輯自動插入的，大概需要150us，在這段時間內(nèi)，F(xiàn)CLK還是使用低速模式下的時鐘。 40低速時鐘控制寄存器低速時鐘控制寄存器(CLKSLOW) 41時鐘控制寄存器時鐘控制寄存器 CLKCON 42 功率管理模塊斷開內(nèi)部電源功率管理模塊斷開內(nèi)部電源。因此除CPU和喚醒邏輯單元以外的外設(shè)都不會產(chǎn)生功耗。要執(zhí)行掉電模式需要有兩個獨立的電源，其中一個給喚醒邏輯單元供電，另一個給包括 CPU在內(nèi)的其他模塊供電。在掉電模式下，第二個電源將被關(guān)掉。掉電模式可以由外部中斷 EINT15:0或 RTC中斷喚醒。43電源電路設(shè)計電源電路設(shè)計DC-DC轉(zhuǎn)換芯片轉(zhuǎn)換芯片q有很多有很多DC-DCDC-DC轉(zhuǎn)換器可完

17、成到轉(zhuǎn)換器可完成到3.3V3.3V的轉(zhuǎn)換，如的轉(zhuǎn)換，如Linear Linear TechnologyTechnology的的LT108XLT108X系列。常見的型號和對應的電流輸出系列。常見的型號和對應的電流輸出如下：如下：LT1083 LT1083 7.5A7.5ALT1084 LT1084 5A5ALT1085 LT1085 3A3ALT1086 LT1086 1.5A1.5Aq有很多有很多DC-DCDC-DC轉(zhuǎn)換器可完成到轉(zhuǎn)換器可完成到2.5V2.5V的轉(zhuǎn)換，常用的如的轉(zhuǎn)換，常用的如Linear TechnologyLinear Technology的的LT1761LT1761。44電

18、源電路設(shè)計電源電路設(shè)計3.3Vq需要使用需要使用3.3V3.3V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：所示：DC 7.5V 2A直流電源整流、定向撥動開關(guān)DC-DC轉(zhuǎn)換芯片LT1086濾波電路45電源電路設(shè)計電源電路設(shè)計2.5Vq需要使用需要使用2.5V2.5V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：所示：濾波電路DC3.3V464748 5.2.2 .2.2 復位復位 S3C2410的nRESET管腳上，持續(xù)持續(xù)4個個FCLK以上以上的低電平，將使其進入復位狀態(tài)。 S3C2410的復位電路一般由復位芯片來實現(xiàn)。MAX811

19、或IMP811芯片就是常用的復位芯片，它只有4個管腳。利用該芯片可以同時上電復位和手動復位，其復位時間不小于140ms。其引腳分布如下：49引腳說明引腳說明50 當Vcc信號低于門限電壓時，IMP811的復位信號為低電平，而IMP812的復位信號則為高電平。并且在Vcc已經(jīng)升至該門限之上后，保持這個信號最少140ms。 MR端的邏輯低電平將IMP811的RESET端設(shè)為低電平，而IMP812的復位則設(shè)為高電平。MR在內(nèi)部通過一個20k電阻被拉至高電平并可由TTL/CMOS門或集電極/漏極開路輸出驅(qū)動。MR不用時可為開路。 MR可用一個常開開關(guān)連接到地而無需外部去抖動電路。51其應用電路如下：其

20、應用電路如下：IMP811有六種電壓門限以支持3V至5V系統(tǒng)：52 5.2.3 JTAG.2.3 JTAG JTAG(Joint Test Action Group，聯(lián)合測試行動小組1985 年制定的檢測PCB 測試的一個標準， 1990 年被修改后成為IEEE 的一個標準， 即IEEE1149.1-1990。IEEE 1149.1 標準就是由JTAG 這個組織最初提出的，最終由IEEE 批準并且標準化的。所以，這個IEEE 1149.1 這個標準一般也俗稱JTAG 調(diào)試標準。 一個含有一個含有JTAG Debug接口模塊的接口模塊的CPU，只要時鐘正常，就可，只要時鐘正常，就可以通過以通過J

21、TAG接口訪問接口訪問CPU的內(nèi)部寄存器和掛在的內(nèi)部寄存器和掛在CPU總線上的設(shè)備總線上的設(shè)備，如FLASH，RAM，SOC內(nèi)置模塊的寄存器，像UART，Timers，GPIO等等的寄存器 在理論上，通過JTAG可以訪問CPU總線上的所有設(shè)備，所以應該可以寫FLASH，但是FLASH寫入方式和RAM大不相同，需要特殊的命令，而且不同的FLASH擦除，編程命令不同，而且塊的大小，數(shù)量也不同，很難提供這一項功能。所以一般調(diào)試軟件像AXD等不提供寫Flash功能，或者僅支持少量幾種Flash。 53 接口的主要信號接口就是這 5 個。下面，我先分別介紹這個 5 個接口信號及其作用。 Test Clo

22、ck Input (TCK) TCK 為 TAP 的操作提供了一個獨立的、基本的時鐘信號，TAP 的所有操作都是通過這個時鐘信號來驅(qū)動的。TCK在 IEEE 1149.1 標準里是強制要求的。 Test Mode Selection Input (TMS) TMS 信號用來控制 TAP 狀態(tài)機的轉(zhuǎn)換。通過 TMS 信號，可以控制 TAP 在不同的狀態(tài)間相互轉(zhuǎn)換。TMS信號在 TCK的上升沿有效。TMS在 IEEE 1149.1 標準里是強制要求的。 54Test Data Input (TDI) TDI是數(shù)據(jù)輸入的接口。 所有要輸入到特定寄存器的數(shù)據(jù)都是通過 TDI 接口一位一位串行輸入的（由

23、 TCK驅(qū)動） 。TDI在 IEEE 1149.1 標準里是強制要求的。 Test Data Output (TDO) TDO是數(shù)據(jù)輸出的接口。所有要從特定的寄存器中輸出的數(shù)據(jù)都是通過 TDO接口一位一位串行輸出的（由 TCK驅(qū)動） 。TDO在 IEEE 1149.1 標準里是強制要求的。 Test Reset Input (TRST) TRST可以用來對TAP Controller進行復位 （初始化） 。 不過這個信號接口在IEEE 1149.1標準里是可選的，并不是強制要求的。因為通過 TMS也可以對 TAP Controller進行復位（初始化） 。5556 5.2.4 .2.4 存儲器

24、擴展存儲器擴展 S3C2410A S3C2410A的存儲器控制器提供訪問外部存儲器所需的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號。要的存儲器控制信號。 支持小支持小/ /大端（通過軟件選擇）大端（通過軟件選擇） 地址空間：每地址空間：每bankbank有有128M128M字節(jié)（總共有字節(jié)（總共有8 8個個banksbanks，共，共1G1G字節(jié)字節(jié)） 除除bank0bank0（只能是（只能是16/3216/32位寬）之外，其他位寬）之外，其他bankbank都具有可編程的都具有可編程的訪問大小（可以是訪問大?。梢允?/16/328/16/32位寬）位寬） 總共有總共有8 8個存儲

25、器個存儲器banksbanks（bank0bank7bank0bank7）其中其中6 6個個banksbanks用于用于ROMROM，SRAMSRAM等等剩下剩下2 2個個banksbanks用于用于ROMROM，SRAMSRAM，SDRAMSDRAM等等 7 7個固定的存儲器個固定的存儲器bankbank（bank0bank6bank0bank6）起始地址）起始地址 最后一個最后一個bankbank（bank7bank7）的起始地址是可調(diào)整的）的起始地址是可調(diào)整的 最后兩個最后兩個bankbank（bank6bank7bank6bank7）的大小是可編程的）的大小是可編程的 所有存儲器所有存

26、儲器bankbank的訪問周期都是可編程的的訪問周期都是可編程的 總線訪問周期可以通過插入外部等待來延長總線訪問周期可以通過插入外部等待來延長 支持支持SDRAMSDRAM的自刷新和掉電模式的自刷新和掉電模式 特性特性 57存儲器映射存儲器映射 58 BOOT ROM 在地址上位于ARM 處理器的 區(qū)，它可具有多種，這個寬度是可以通過硬件設(shè)定的，即，如下表所示：59nWAIT引腳操作引腳操作 在在S3C2410AS3C2410A的存儲器訪問期間，的存儲器訪問期間，nWAITnWAIT信號有效（低電信號有效（低電平）將使得其訪問周期相應（平）將使得其訪問周期相應（nOEnOE或者或者newnew

27、信號有效時間）信號有效時間）的延長。的延長。 60nXBREQ/nXBACK 當當nXBREQnXBREQ信號有效（低電平）時，信號有效（低電平）時，S3C2410AS3C2410A將通過使將通過使nXBACKnXBACK信號有效作出響應。同時，將使地址數(shù)據(jù)總線和存儲器控制信號信號有效作出響應。同時，將使地址數(shù)據(jù)總線和存儲器控制信號處于高阻（處于高阻（Hi-ZHi-Z）狀態(tài)，直到）狀態(tài)，直到nXBREQ nXBREQ 信號無效為止。信號無效為止。 61總線寬度和等待控制寄存器總線寬度和等待控制寄存器BWSCON6263ROM Memory Interface Examples8-bit ROM

28、 8-bit ROM 2648-bit ROM 416-bit ROM65SRAM Memory Interface Examples16-bit SRAM16-bit SRAM 266SDRAM Memory Interface Examples16-bit SDRAM(8MB: 1Mb 16 4banks)16-bit SDRAM (16MB: 1Mb 16 4banks 2ea)67SDRAM 電路圖電路圖68BANK控制寄存器控制寄存器(BANKCONn: nGCS0-nGCS5)69707172BANK控制寄存器控制寄存器(BANKCONn: nGCS6-nGCS7)73 5.2.5

29、 NAND Flash.2.5 NAND Flash和和NOR FlashNOR Flash NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術(shù)。Intel于1988年首先開發(fā)出NOR flash技術(shù)，徹底改變了原先由EPROM和EEPROM一統(tǒng)天下的局面。緊接著，1989年，東芝公司發(fā)表了NAND flash結(jié)構(gòu)，強調(diào)降低每比特的成本，更高的性能，并且象磁盤一樣可以通過接口輕松升級。 NOR的特點是芯片內(nèi)執(zhí)行的特點是芯片內(nèi)執(zhí)行(XIP, eXecute In Place)，這樣應用程序可以直接在flash閃存內(nèi)運行，不必再把代碼讀到系統(tǒng)RAM中。NOR的傳輸效率很高傳輸效率很高，在14MB

30、的小容量時具有很高的成本效益，但是很低的寫入和擦除速度很低的寫入和擦除速度大大影響了它的性能。 NAND結(jié)構(gòu)能提供極高的單元密度極高的單元密度，可以達到高存儲密度，并且寫入和擦除的速寫入和擦除的速度也很快度也很快。應用NAND的困難在于flash的管理和。 Flash閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進行擦寫和再編程。NAND器件執(zhí)行擦除操作是十分簡單的，而NOR則要求在進行擦除前先要將目標塊內(nèi)所有的位都寫為0。 執(zhí)行擦除時塊尺寸的不同進一步拉大了NOR和NADN之間的性能差距。 74NAND Flash和和NOR Flash的比較的比較 NOR的讀速度比NAND稍快一些。 NAN

31、D的寫入速度比NOR快很多。 NAND的4ms擦除速度遠比NOR的5s快。 大多數(shù)寫入操作需要先進行擦除操作。 NAND的擦除單元更小，相應的擦除電路更少 NOR flash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內(nèi)部的每一個字節(jié)。 NAND器件使用復雜的I/O口來串行地存取數(shù)據(jù)，各個產(chǎn)品或廠商的方法可能各不相同。8個引腳用來傳送控制、地址和數(shù)據(jù)信息。 NAND讀和寫操作采用512字節(jié)的塊，這一點有點像硬盤管理此類操作，很自然地，基于NAND的存儲器就可以取代硬盤或其他塊設(shè)備。75 NAND flash的單元尺寸幾乎是NOR器件的一半，由于生產(chǎn)過程更為簡單，NAND結(jié)構(gòu)可以

32、在給定的模具尺寸內(nèi)提供更高的容量，也就相應地降低了價格。 NOR flash占據(jù)了容量為116MB閃存市場的大部分，而NAND flash只是用在8128MB的產(chǎn)品當中，這也說明介質(zhì)中，NAND適合于數(shù)據(jù)存儲適合于數(shù)據(jù)存儲，NAND在CompactFlash、Secure Digital、PC Cards和MMC存儲卡市場上所占份額最大。 采用flahs介質(zhì)時一個需要重點考慮的問題是可用性。對于需要擴展MTBF的系統(tǒng)來說，F(xiàn)lash是非常合適的存儲方案?？梢詮膲勖?耐用性)、位交換和壞塊處理三個方面來比較NOR和NAND的可用性。 在NAND閃存中每個塊的最大擦寫次數(shù)是一百萬次閃存中每個塊的最

33、大擦寫次數(shù)是一百萬次，而NOR的擦的擦寫次數(shù)是十萬次寫次數(shù)是十萬次。NAND存儲器除了具有10比1的塊擦除周期優(yōu)勢，典型的NAND塊尺寸要比NOR器件小8倍，每個NAND存儲器塊在給定的時間內(nèi)的刪除次數(shù)要少一些。 76 所有flash器件都受位交換現(xiàn)象的困擾。在某些情況下(很少見，NAND發(fā)生的次數(shù)要比NOR多)，一個比特位會發(fā)生反轉(zhuǎn)或被報告反轉(zhuǎn)一個比特位會發(fā)生反轉(zhuǎn)或被報告反轉(zhuǎn)了。 一位的變化可能不很明顯，但是如果發(fā)生在一個關(guān)鍵文件上，這個小小的故障可能導致系統(tǒng)停機。如果只是報告有問題，多讀幾次就可能解決了。 當然，如果這個位真的改變了，就必須采用錯誤探測/錯誤更正(EDC/ECC)算法。位反

34、轉(zhuǎn)的問題更多見于位反轉(zhuǎn)的問題更多見于NAND閃存，閃存，NAND的供應商建議使用的供應商建議使用NAND閃存的時候，同時使用閃存的時候，同時使用EDC/ECC算法算法。 這個問題對于用NAND存儲多媒體信息時倒不是致命的。當然，如果用本地存儲設(shè)備來存儲操作系統(tǒng)、配置文件或其他敏感信息時，必須使用EDC/ECC系統(tǒng)以確?？捎眯?。 NAND器件中的壞塊是隨機分布的器件中的壞塊是隨機分布的。以前也曾有過消除壞塊的努力，但發(fā)現(xiàn)成品率太低，代價太高，根本不劃算。 NAND器件需要對介質(zhì)進行初始化掃描以發(fā)現(xiàn)壞塊，并將壞塊標記為不可用。在已制成的器件中，如果通過可用的方法不能進行這項處理，將導致高故障率。

35、77可以非常直接地使用基于NOR的閃存，可以像其他存儲器那樣連接，并可以在上面直接運行代碼。 在NAND器件上進行同樣操作時，通常需要驅(qū)動程序，也就是內(nèi)存技術(shù)驅(qū)動程序通常需要驅(qū)動程序，也就是內(nèi)存技術(shù)驅(qū)動程序(MTD)，NAND和NOR器件在進行寫入和擦除操作時都需要MTD。 使用NOR器件時所需要的MTD要相對少一些，許多廠商都提供用于NOR器件的更高級軟件。 驅(qū)動還用于對DiskOnChip產(chǎn)品進行仿真和NAND閃存的管理，包括糾錯、壞塊處理和損耗平衡。 78lNor Flash 帶有SRAM接口,有足夠的地址引腳，可以很容易的對存儲器內(nèi)部的存儲單元進行直接尋址。在實際的系統(tǒng)中，可以根據(jù)需要

36、選擇ARM處理器與Nor Flash的連接方式。下圖給出了嵌入式最小系統(tǒng)在包含兩塊Nor Flash的情況下，ARM處理器與Nor Flash兩種不同的連接方式。 vARMARM處理器與處理器與NOR FlashNOR Flash的接口的接口 Nor Flash 接口方式 79l（1）雙Flash獨立片選 該方式是把兩個該方式是把兩個NorNor FlashFlash芯片各自作為一個獨立的單元進芯片各自作為一個獨立的單元進行處理。根據(jù)不同的應用需要，可以在一塊行處理。根據(jù)不同的應用需要，可以在一塊FlashFlash中存放啟動中存放啟動代碼，而在另一塊代碼，而在另一塊FlashFlash中建立

37、文件系統(tǒng)，存放應用代碼。該中建立文件系統(tǒng)，存放應用代碼。該方式操作方便，易于管理。方式操作方便，易于管理。 l（2）雙Flash統(tǒng)一片選 該方式是把兩個該方式是把兩個NorNor FlashFlash芯片合為一個單元進行處理，芯片合為一個單元進行處理，ARMARM處理處理器將它們作為一個并行的處理單元來訪問，本例是將兩個器將它們作為一個并行的處理單元來訪問，本例是將兩個8bit8bit的的NorNor FlashFlash芯片芯片SST39VF1601SST39VF1601用作一個用作一個16bit16bit單元來進行處理。對于單元來進行處理。對于N N（N2N2）塊）塊FlashFlash的

38、連接方式可以此作為參考。的連接方式可以此作為參考。 80NOR FLASH 電路圖電路圖 采用 AMD 公司的 nor flash，型號為 AM29LV160DB，容量 2Mbyte，兼容 Intel E28F128J3A/16Mbyte。81 5.2.6 .2.6 嵌入式系統(tǒng)的啟動架構(gòu)嵌入式系統(tǒng)的啟動架構(gòu) 嵌入式系統(tǒng)在啟動時，引導代碼、操作系統(tǒng)的運行和應用程序的加載主要有兩種架構(gòu)，一種是直接從Nor Flash啟動的架構(gòu)，另一種是直接從Nand Flash啟動的架構(gòu)。 （1 1）從）從NorNor FlashFlash啟動啟動 Nor Flash具有芯片內(nèi)執(zhí)行（XIP eXecute In

39、Place ） 的特點，在嵌入式系統(tǒng)中常做為存放啟動代碼的首選。從Nor Flash啟動的架構(gòu)又可細分為只使用Nor Flash的啟動架構(gòu)和Nor Flash與Nand Flash配合使用的啟動架構(gòu)。下圖 給出了這兩種啟動架構(gòu)的原理框圖。 8283 該架構(gòu)充分利用了Nor Flash芯片內(nèi)執(zhí)行的特點，可有效提升系統(tǒng)性能。不足在于隨著操作系統(tǒng)和應用代碼容量的增加，需要更大容量昂貴的Nor Flash來支撐。 v單獨使用單獨使用NorNor Flash Flash 在該架構(gòu)中，引導代碼、操作系統(tǒng)和應用代碼共存于同一塊Nor Flash中。系統(tǒng)上電后，引導代碼首先在Nor Flash中執(zhí)行，然后把操

40、作系統(tǒng)和應用代碼加載到速度更高的SDRAM中運行。另一種可行的架構(gòu)是，在Nor Flash中執(zhí)行引導代碼和操作系統(tǒng)，而只將應用代碼加載到SDRAM中執(zhí)行。 84vNorNor FlashFlash和和NandNand FlashFlash配合使用配合使用 Nor Flash的單獨使用對于代碼量較大的應用程序會增加產(chǎn)品的成本投入，一種的改進的方式是采用Nor Flash 和Nand Flash配合使用的架構(gòu)。在該架構(gòu)中附加了一塊Nand Flash。Nor Flash（2M或4M）中存放啟動代碼和操作系統(tǒng)（操作系統(tǒng)可以根據(jù)代碼量的大小選擇存放于Nor Flash或者Nand Flash），而Na

41、nd Flash中存放應用代碼，根據(jù)存放的應用代碼量的大小可以對Nand Flash容量做出相應的改變。系統(tǒng)上電后，引導代碼直接在Nor Flash中執(zhí)行，把Nand Flash中的操作系統(tǒng)和應用代碼加載到速度更高的SDRAM中執(zhí)行。也可以在Nor Flash中執(zhí)行引導代碼和操作系統(tǒng)，而只將Nand Flash中的應用代碼加載到SDRAM中執(zhí)行。該架構(gòu)是當前嵌入式系統(tǒng)中運用最廣泛的啟動架構(gòu)之一。85（2 2）從）從NandNand FlashFlash啟動啟動 SamSung公司的ARM920T系列處理器S3C2410支持從Nand Flash啟動的模式，它的工作原理是將NandFlash中存

42、儲的前4KB代碼裝入一個稱為Steppingstone（BootSRAM）的地址中，然后開始執(zhí)行該段引導代碼，從而完成對操作系統(tǒng)和應用程序的加載。這個過程不需要程序干涉，而是由內(nèi)部控制器來完成的。 需要注意的是：你需要編寫一個長度小于4K的引導程序,作用是將啟動代碼剩余部分拷貝到SDRAM中運行(NF地址不是線性的,程序不能直接運行,必須拷貝到線性RAM中) ，同時完成完成S3C2410的核心配置。 86特性特性 u支持讀支持讀/ /擦除擦除/ /編程編程NAND FlashNAND Flash存儲器。存儲器。u自動啟動模式：復位后，啟動代碼被傳送到自動啟動模式：復位后，啟動代碼被傳送到Ste

43、pping stoneStepping stone中中。傳送完畢后，啟動代碼在。傳送完畢后，啟動代碼在Stepping stoneStepping stone中執(zhí)行。中執(zhí)行。uNAND FlashNAND Flash啟動以后，啟動以后，4KB4KB的內(nèi)部的內(nèi)部SRAMSRAM緩沖器緩沖器Stepping Stepping stonestone可以作為其他用途使用?？梢宰鳛槠渌猛臼褂?。u具備硬件具備硬件ECCECC（校驗碼，（校驗碼，Error Correction CodeError Correction Code）生成模塊（）生成模塊（硬件生成校驗碼，通過軟件校驗）。硬件生成校驗碼，通過軟

44、件校驗）。uNAND FlashNAND Flash控制器不能通過控制器不能通過DMADMA訪問，可以使用訪問，可以使用LDM/STMLDM/STM指令來代替指令來代替DMADMA操作。操作。 5.2.7 S3C2410 NAND Flash.2.7 S3C2410 NAND Flash控制器控制器 相對于SDRAM 和 NAND flash，NOR flash價格越來越高，許多用戶將啟動代碼放在NAND flash，而主程序代碼放在SDRAM中。為了支持 NAND flash bootloader, S3C2410X 裝配了NAND flash控制器以及4KB 的內(nèi)部SRAM 緩沖區(qū)，這個緩

45、沖區(qū)叫做 “Steppingstone”。當開始啟動時， NAND flash 的前 4KB將被裝入“Steppingstone” SDRAM ，同時利用硬件ECC 檢查這些數(shù)據(jù)的有效性，裝入完成之后，開始執(zhí)行這些存放于SDRAM中的主程序。87v NAND Flash NAND Flash控制器的結(jié)構(gòu)框圖控制器的結(jié)構(gòu)框圖 88I/O7:0 : Data/Command/Address In/Out Port (shared with the data bus)CLE : Command Latch Enable (Output)ALE : Address Latch Enable (Outp

46、ut)nCE : NAND Flash Chip Enable (Output)nRE : NAND Flash Read Enable (Output)nWE : NAND Flash Write Enable (Output)R/nB: NAND Flash Ready/nBusy (Input)PIN CONFIGURATIONPIN CONFIGURATION89v NAND Flash NAND Flash的工作方式的工作方式 9091v NAND Flash NAND Flash存儲器的時序存儲器的時序 92NAND FLASH MEMORY MAPPINGNAND FLASH M

47、EMORY MAPPING93SPECIAL FUNCTION REGISTERSSPECIAL FUNCTION REGISTERS949596vARMARM處理器與處理器與NandNand FlashFlash接口技術(shù)接口技術(shù) lNand Flash接口信號比較少，地址，數(shù)據(jù)和命令總線復用。Nand Flash的接口本質(zhì)上是一個I/O接口，系統(tǒng)對Nand Flash進行數(shù)據(jù)訪問的時候，需要先向Nand Flash發(fā)出相關(guān)命令和參數(shù)，然后再進行相應的數(shù)據(jù)操作。ARM處理器與Nand Flash的連接主要有三種方式，如下圖所示： 97l（1）運用GPIO方式 運用GPIO管腳方式去控制Nand

48、 Flash的各個信號，在速度要求相對較低的時候，能夠較充分的發(fā)揮NAND設(shè)備的性能。它在滿足NAND設(shè)備時域需求方面將會有很大的便利，使得ARM處理器可以很容易的去控制NAND設(shè)備。該方式需要處理器提供充足的GPIO。 l（2）運用邏輯運算方式進行連接 在該方式下，處理器的讀和寫使能信號通過與片選信號CS進行邏輯運算后去驅(qū)動NAND設(shè)備對應的讀和寫信號。圖中b例為SamSung公司ARM7TDMI系列處理器S3C44B0與Nand Flash K9F2808U0C的連接方式。 98l（3）直接芯片使能 有些ARM處理器如S3C2410內(nèi)部提供對NAND設(shè)備的相應控制寄存器，通過控制寄存器可以

49、實現(xiàn)ARM處理器對NAND設(shè)備相應信號的驅(qū)動。該方式使得ARM處理器與NAND設(shè)備的連接變得簡單規(guī)范，圖中c例給出了ARM處理器S3C2410與Nand Flash K9F2808U0C的連接方式。 9916Mbyte NAND FLASH，型號為 K9F2808UOBNAND FLASH 電路圖電路圖100第五章第五章 基于基于S3C2410的系統(tǒng)硬件設(shè)計的系統(tǒng)硬件設(shè)計 l5.1 S3C2410 簡介l5.2 最小系統(tǒng)設(shè)計l5.4 DMA設(shè)計l5.5 I/O接口擴展l5.6 AD、DA接口設(shè)計l5.7 PWM定時器l5.8 人機接口設(shè)計l5.9 通信接口設(shè)計101 5.3 5.3 中斷系統(tǒng)設(shè)

50、計中斷系統(tǒng)設(shè)計l5.3.1 ARM9的異常事件管理l5.3.2 ARM的中斷原理 l5.3.3 S3C2410A的中斷控制器 l5.3.4 中斷編程實例1025.3.1 ARM920T的異常事件管理的異常事件管理 ARM920T的異常向量表有兩種存放方式，一種是低端存放（從0 x00000000處開始存放），另一種是高端存放（從0 xfff000000處開始存放）。 ARM920T能處理有8個異常，他們分別是：Reset，Undefined instruction，Software Interrupt，Abort (prefetch)，Abort (data)，Reserved，IRQ，F(xiàn)IQ

51、 ，它們的矢量表是：Address Instruct0 x00000000: b Handle_Reset0 x00000004: b HandleUndef0 x00000008: b HandleSWI0 x0000000C: b HandlePrefetchAbort0 x00000010: b HandleDataAbort0 x00000014: b HandleNotUsed0 x00000018: b HandleIRQ0 x0000001C: b HandleFIQ103l異常矢量表的生成一般由一段匯編程序完成：_start: b Handle_Reset b HandleUn

52、def b HandleSWI b HandlePrefetchAbort b HandleDataAbort b HandleNotUsed b HandleIRQ b HandleFIQ . . other codes . 這部分片段一般出現(xiàn)在一個名叫“head.s”的匯編文件的里，“b Handle_Reset”這條語句就是系統(tǒng)上電之后運行的第一條語句。 104l我們可以看到每條指令占用了4個字節(jié)。上電后，PC指針會跳轉(zhuǎn)到Handle_Reset處開始運行。以后系統(tǒng)每當有異常出現(xiàn)，則CPU會根據(jù)異常號，從內(nèi)存的0 x00000000處開始查表做相應的處理，比如系統(tǒng)觸發(fā)了一個IRQ異常，I

53、RQ為第6號異常，則CPU將把PC指向0 x00000018地址（4*6=24=0 x00000018）處運行，該地址的指令是跳轉(zhuǎn)到“中斷異常服務(wù)例程”（HandleIRQ）處運行。 1053.3.2 ARM ARM的中斷原理的中斷原理lS3C2410共有56個中斷源，可以產(chǎn)生32個中斷請求，這些中斷源來自兩部分：一部分來自片內(nèi)外設(shè)（如DMA、UART等），一部分來自于外部引腳。lARM920T內(nèi)核共具有2種類型的中斷模式:FIQ和IRQ。IRQ和FIQ之間的區(qū)別是：對于FIQ必須盡快處理事件并離開這個模式；為了使FIQ更快,FIQ模式具有更多的私有寄存器。l中斷控制器的角色，就是響應來自片內(nèi)

54、或片外的中斷源的中斷請求，向ARM920T提出FIQ(快速中斷請求)或IRQ(普通中斷請求)的中斷請求，請求內(nèi)核對該中斷中斷進行處理。l 106 S3C2410 S3C2410的的5656個中斷源個中斷源 107處理中斷的步驟如下：處理中斷的步驟如下：(1)(1)保存現(xiàn)場。保存當前的保存現(xiàn)場。保存當前的PCPC值到值到R14R14，保存當前的程序運，保存當前的程序運行狀態(tài)到行狀態(tài)到SPSRSPSR。(2)(2)模式切換。根據(jù)發(fā)生的中斷類型，進入模式切換。根據(jù)發(fā)生的中斷類型，進入IRQIRQ模式或模式或FIQFIQ模式。模式。(3)(3)獲取中斷源。以異常向量表保存在低地址處為例，若獲取中斷源。

55、以異常向量表保存在低地址處為例，若是是IRQIRQ中斷，則中斷，則PCPC指針跳到指針跳到0 x180 x18處；若是處；若是FIQFIQ中斷，則跳到中斷，則跳到0 x1C0 x1C處。處。IRQIRQ或或FIQFIQ的異常向量地址處一般保存的是中斷服的異常向量地址處一般保存的是中斷服務(wù)子程序的地址，所以接下來務(wù)子程序的地址，所以接下來PCPC指針跳入中斷服務(wù)子程序指針跳入中斷服務(wù)子程序處理中斷。處理中斷。-這些工作都是由硬件自動完成這些工作都是由硬件自動完成108處理中斷的步驟如下：處理中斷的步驟如下：(4)(4)中斷處理。為各種中斷定義不同的優(yōu)先級別，并為每中斷處理。為各種中斷定義不同的優(yōu)

56、先級別，并為每一個中斷設(shè)置一個中斷標志位。當發(fā)生中斷時，通過判斷一個中斷設(shè)置一個中斷標志位。當發(fā)生中斷時，通過判斷中斷優(yōu)先級以及訪問中斷標志位的狀態(tài)來識別到底哪一個中斷優(yōu)先級以及訪問中斷標志位的狀態(tài)來識別到底哪一個中斷發(fā)生了。進而調(diào)用相應的函數(shù)進行中斷處理。中斷發(fā)生了。進而調(diào)用相應的函數(shù)進行中斷處理。(5)(5)中斷返回，恢復現(xiàn)場。當完成中斷服務(wù)子程序后，將中斷返回，恢復現(xiàn)場。當完成中斷服務(wù)子程序后，將SPSRSPSR中保存的程序運行狀態(tài)恢復到中保存的程序運行狀態(tài)恢復到CPSRCPSR中，中，R14R14中保存的被中保存的被中斷程序的地址恢復到中斷程序的地址恢復到PCPC中，進而繼續(xù)執(zhí)行被中斷

57、的程序中，進而繼續(xù)執(zhí)行被中斷的程序- - -這些工作必須由用戶在中斷處理函數(shù)中實現(xiàn)。這些工作必須由用戶在中斷處理函數(shù)中實現(xiàn)。 109 5.3.2 S3C2410A 5.3.2 S3C2410A的中斷控制器的中斷控制器 中斷控制器使用的寄存器中斷控制器使用的寄存器110INTMODINTMOD寄存器寄存器 l有效位為32位，每一位與SRCPND中各位相對應，它的作用是指定該位相應的中斷源處理模式（IRQ還是FIQ）。若某位為0，則該位相對應的中斷按IRQ模式處理，為1則以FIQ模式進行處理，該。 111SRCPND/ SUBSRCPNDSRCPND/ SUBSRCPND寄存器寄存器 l這兩個寄存

58、器在功能上是相同的，它們是中斷源引腳寄存器，在一個中斷異常處理流程中，中斷信號傳進中斷異常處理模塊后首先遇到的就是SRCPND/ SUBSRCPND,這兩個寄存器的作用是用于標示出哪個中斷請求被觸發(fā)。lSRCPND的有效位為32，SUBSRCPND 的有效位為11，它們中的每一位分別代表一個中斷源，每個位的初始值皆為0。假設(shè)現(xiàn)在系統(tǒng)觸發(fā)了TIMER0中斷，則第10bit將被置1，代表TIMER0中斷被觸發(fā)，該中斷請求即將被處理（若該中斷沒有被屏蔽的話）。兩個寄存器的各個位的置兩個寄存器的各個位的置1是由相應的中斷源自動引起是由相應的中斷源自動引起的，而在中斷服務(wù)程序中必須將其清的，而在中斷服務(wù)

59、程序中必須將其清0，否則，否則CPU將認為將認為是又一次中斷的到來。是又一次中斷的到來。lSRCPND（地址為（地址為0X4A000000）為主中斷源掛起寄存器，SUBSRCPND（地址為（地址為0X4A000018）為副（次）中斷源掛起寄存器 112113SUB SOURCE PENDING (SUBSRCPND) REGISTER114INTMSK/ INTSUBMSK INTMSK/ INTSUBMSK 寄存器寄存器 l中斷屏蔽寄存器 ，INTMSK為主中斷屏蔽寄存器，INTSUBMSK為副中斷屏蔽寄存器。INTMSK有效位為32，INTSUBMSK有效位為11，這兩個寄存器各個位與SR

60、CPND和SUBSRCPND分別對應。l它們的作用是決定該位相應的中斷請求是否被處理。若某位被設(shè)置為1，則該位相對應的中斷產(chǎn)生后將被忽略（CPU不處理該中斷請求），設(shè)置為0則對其進行處理。l這兩個寄存器初始化后的值是0 xFFFFFFFF和0 x7FF，既。 115v 優(yōu)先級生成模塊優(yōu)先級生成模塊 lCPU某個時刻只能對一個中斷源進行中斷處理，如果現(xiàn)在有3個中斷同時發(fā)生了，那CPU要按什么順序處理這個3個中斷呢？這正是引入優(yōu)先級判斷的原因所在，通過優(yōu)先級判斷，CPU可以按某種順序逐個處理中斷請求。3sc2410的優(yōu)先級判斷分為兩級。 l如下圖所示，SRCPND寄存器對應的32個中斷源總共被分為