第4講—簡單模型機(jī)設(shè)計(jì)(硬布線實(shí)現(xiàn))

1、第4講簡單模型機(jī)的設(shè)計(jì)（硬布線實(shí)現(xiàn)）計(jì)算機(jī)學(xué)院張瑞華模型機(jī)設(shè)計(jì)步驟 擬定指令系統(tǒng)確定總體結(jié)構(gòu)邏輯設(shè)計(jì)確定控制方式編制指令流程編制微程序調(diào)試1、 擬定指令系統(tǒng)v擬定指令系統(tǒng)將涉及到基本字長、指令格式、指令種類、尋址方式等內(nèi)容。這些內(nèi)容的確定又和總體結(jié)構(gòu)密切相關(guān)。v基本字長存儲器容量為2568，基本字長定為8位v指令格式指令格式可有單字長指令和雙字長指令兩種在雙字長格式中，第二字節(jié)一般定義為操作數(shù)或操作數(shù)地址。操作碼OP 尋址方式 寄存器號 尋址方式 寄存器號基本字長 8位 7 4 3 2 1 0指令格式 源操作數(shù) 目的操作數(shù)v指令類型模型機(jī)有單操數(shù)指令、雙操作數(shù)指令和無操作數(shù)指令。操作碼OP共4

2、位，最多可定義16條指令。v尋址方式當(dāng)尋址方式位為0，是寄存器尋址，操作數(shù)在指定的寄存器中，相應(yīng)的寄存器號位為0是R0，為1是寄存器 R1；當(dāng)尋址方式位為1時(shí)，尋址方式位和寄存器號位組合，v10：是立即數(shù)尋址，操作數(shù)在指令的下一個(gè)單元；v11：是直接尋址，操作數(shù)地址在指令的下一個(gè)單元。ABR0R1PCIRMAR7-0 RAMRDWRCRBCPR0CPR1CPPCCPIRCPMARPBRESTREST2、 確定總體結(jié)構(gòu)MARAD-BUSA-BUS三態(tài)門圖1v寄存器組的設(shè)置 R0、R1為通用寄存器，8位。 IR為指令寄存器，8位。 PC程序計(jì)數(shù)器，8位。 MAR為地址寄存器，8位。v加法器ALU的

3、設(shè)置采用74181、74182實(shí)現(xiàn)v選擇器的設(shè)置連入A選擇器的數(shù)據(jù)來源是RAM的讀出數(shù)據(jù)和R0寄存器的數(shù)據(jù)。連入B選擇器的數(shù)據(jù)來源是PC的數(shù)據(jù)和R1的數(shù)據(jù)。v數(shù)據(jù)通路模型機(jī)的數(shù)據(jù)通路是以總線為基礎(chǔ),以CPU為核心構(gòu)成的。v取指令: MA A直傳 CPIRRAM 選擇器A Bus IRv送指令地址 PB B直傳 CPMARPC 選擇器B Bus MARv指令計(jì)數(shù)器1 PB A加B加1 （A為0） cppcPC 選擇器B Bus PCvR0R1 RA A直傳 CPR1R0 選擇器A Bus R1vR1RAM RB B直傳 C WR R1 選擇器B Bus RAM3、 邏輯設(shè)計(jì)v總體結(jié)構(gòu)中，虛線框內(nèi)

4、的RAM是FPGA之外預(yù)先配置好的。v（1）ALU的邏輯設(shè)計(jì)由74181和74182組成。圖2 選擇器設(shè)計(jì)v（2）寄存器的設(shè)計(jì)v不帶復(fù)位的寄存器結(jié)構(gòu)中R0、R1通用寄存器，可存放操作數(shù)或結(jié)果、中間結(jié)果，每個(gè)寄存器均由8個(gè)D觸發(fā)器構(gòu)成。在CPRi的作用下接收總線的數(shù)據(jù)送入寄存器，輸出連入選擇器。指令寄存器IR1、IR2其結(jié)構(gòu)同通用寄存器。v帶復(fù)位的寄存器結(jié)構(gòu)中MAR地址寄存器是一個(gè)帶復(fù)位的寄存器，帶復(fù)位是指當(dāng)有復(fù)位信號時(shí)，MAR清零。邏輯圖如圖3所示。圖3 帶復(fù)位的八位寄存器邏輯圖CLRNDPRNQDFFinstCLRNDPRNQDFFinst1CLRNDPRNQDFFinst2CLRNDPRN

5、QDFFinst3CLRNDPRNQDFFinst4CLRNDPRNQDFFinst5CLRNDPRNQDFFinst6CLRNDPRNQDFFinst8VCCVCCCLRINPUTVCCD7INPUTVCCD6INPUTVCCD5INPUTVCCD4INPUTVCCD3INPUTVCCD2INPUTVCCD1INPUTVCCD0INPUTVCCCLKINPUTQ7OUTPUTQ6OUTPUTQ5OUTPUTQ4OUTPUTQ3OUTPUTQ2OUTPUTQ1OUTPUTQ0OUTPUTv程序計(jì)數(shù)器PC的設(shè)計(jì)程序計(jì)數(shù)器結(jié)構(gòu)如上圖3所示，是有復(fù)位信號的8位寄存器。PC加1是通過加法器實(shí)現(xiàn)的。復(fù)位

6、信號RET 的作用是有復(fù)位信號時(shí)，計(jì)數(shù)器PC清零。v（3）三態(tài)門的設(shè)計(jì)利用2片74125實(shí)現(xiàn)：C=H時(shí)，三態(tài);C=L時(shí)，Y=Av（4）部件之間的連接由系統(tǒng)結(jié)構(gòu)圖（圖1）可看出，部件之間的連接是采用以CPU為中心的總線連接方式。加法器的輸出通過總線BUS連接到所有寄存器和存儲器的輸入端，除指令寄存器IR和地址寄存器MAR的輸出端外，其它部件的輸出端分別送入選擇器A和選擇器B。連線圖如圖4所示。圖4 4、確定控制方式v控制命令是確定信息的流向，不同的數(shù)據(jù)通路需要不同的控制命令。v架構(gòu)圖圖1中，涉及到了許多控制命令例如CPR0、CPMAR、MA、RB等等，這些命令如何產(chǎn)生？v通常有兩種方式，即硬布線

7、邏輯電路方式和微程序方式。v本講模型機(jī)采用硬布線邏輯電路方式。確定總體結(jié)構(gòu)ABR0R1PCIRMAR7-0 RAMRDWRCRBCPR0CPR1CPPCCPIRCPMARPBRESTRESTMARAD-BUSA-BUS三態(tài)門圖1v(1) 硬布線邏輯電路控制器的結(jié)構(gòu)圖：時(shí)序控制時(shí)序控制 信號信號形成部件形成部件譯碼器譯碼器OP IR啟停啟停控制條件控制條件主振主振 節(jié)拍發(fā)生器節(jié)拍發(fā)生器指令寄存器指令寄存器v兩種實(shí)現(xiàn)方式的區(qū)別：v兩種控制器實(shí)質(zhì)性的差別，表現(xiàn)在處理指令各執(zhí)行步驟的接續(xù)關(guān)系的方案和給出時(shí)序控制信號的辦法完全不同，從而造成控制器的具體組成和運(yùn)行原理、運(yùn)行性能上的一些差異。v兩種控制器組

8、成的主要差異：微程序控制器中的控存變成這里的時(shí)序信號產(chǎn)生部件，還取消了微指令寄存器；原來的下地址部件變成了這里的節(jié)拍發(fā)生器；原來的微地址映射部件變成這里的操作碼譯碼器；一些信號連接關(guān)系也有某些變化。 組合邏輯控制器的組成與運(yùn)行原理v組合邏輯控制器用節(jié)拍發(fā)生器（組合邏輯控制器用節(jié)拍發(fā)生器（Timing，幾個(gè)觸發(fā)器構(gòu)成的時(shí)，幾個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路）不同的狀態(tài)組合來區(qū)分一條指令不同的執(zhí)行步驟序邏輯電路）不同的狀態(tài)組合來區(qū)分一條指令不同的執(zhí)行步驟，指令執(zhí)行步驟的接續(xù)是通過變換節(jié)拍發(fā)生器的狀態(tài)組合完成，指令執(zhí)行步驟的接續(xù)是通過變換節(jié)拍發(fā)生器的狀態(tài)組合完成的，不同于微程序控制器中通過下地址部件給出不

9、同的微指令的，不同于微程序控制器中通過下地址部件給出不同的微指令地址來實(shí)現(xiàn)。這里用節(jié)拍發(fā)生器取代了原來的下地址部件。地址來實(shí)現(xiàn)。這里用節(jié)拍發(fā)生器取代了原來的下地址部件。v組合邏輯控制器是通過由組合邏輯控制器是通過由 “與與或或” 兩級邏輯關(guān)系構(gòu)成的時(shí)兩級邏輯關(guān)系構(gòu)成的時(shí)序控制信號產(chǎn)生部件來直接給出全部的時(shí)序控制信號。送到第序控制信號產(chǎn)生部件來直接給出全部的時(shí)序控制信號。送到第一級各一級各“與門與門”的輸入信號是指令操作碼和節(jié)拍發(fā)生器的節(jié)拍的輸入信號是指令操作碼和節(jié)拍發(fā)生器的節(jié)拍狀態(tài)狀態(tài)(可能還有控制條件可能還有控制條件)，每個(gè)與門產(chǎn)生一個(gè)與項(xiàng)輸出，相關(guān)，每個(gè)與門產(chǎn)生一個(gè)與項(xiàng)輸出，相關(guān)的與項(xiàng)輸出

10、信號送到第二級的的與項(xiàng)輸出信號送到第二級的 “或門或門” ，每個(gè)或門輸出的就每個(gè)或門輸出的就是一個(gè)時(shí)序控制信號是一個(gè)時(shí)序控制信號。全部的時(shí)序控制信號由許多個(gè)。全部的時(shí)序控制信號由許多個(gè) “與與或或”邏輯門給出。與用控制存儲器存放全部控制信號的微程序邏輯門給出。與用控制存儲器存放全部控制信號的微程序控制方案不同，這里用時(shí)序控制信號產(chǎn)生部件取代了原來的控控制方案不同，這里用時(shí)序控制信號產(chǎn)生部件取代了原來的控制存儲器，還取消了那里的微指令寄存器線路，把控制信號直制存儲器，還取消了那里的微指令寄存器線路，把控制信號直接送到被控制的部件。接送到被控制的部件。20v（2）硬布線控制器各部件的設(shè)計(jì)）硬布線控

11、制器各部件的設(shè)計(jì)v主振和啟停電路的設(shè)計(jì)主振和啟停電路的設(shè)計(jì)v譯碼器的設(shè)計(jì)譯碼器的設(shè)計(jì)v其它部件的設(shè)計(jì)：其它部件的設(shè)計(jì)：所有指令執(zhí)行步驟劃分和功能確定；所有指令執(zhí)行步驟劃分和功能確定；節(jié)拍發(fā)生器節(jié)拍發(fā)生器（TIMING）設(shè)計(jì)與實(shí)現(xiàn)；設(shè)計(jì)與實(shí)現(xiàn)；時(shí)序控制信號產(chǎn)生部件的設(shè)計(jì)與實(shí)現(xiàn)時(shí)序控制信號產(chǎn)生部件的設(shè)計(jì)與實(shí)現(xiàn);v主振和啟停電路的設(shè)計(jì)主振和啟停電路的設(shè)計(jì)v主振可使用連續(xù)脈沖，程序執(zhí)行后，查看結(jié)果。v電路如下：CLRNDPRNQDFFinstNOTinst1AND2inst2連續(xù)脈沖單脈沖連接電路所需脈沖VCCVCCHALTv操作碼操作碼OP譯碼器的設(shè)計(jì)譯碼器的設(shè)計(jì)v利用指令的操作碼，得出邏輯表達(dá)式：

12、利用指令的操作碼，得出邏輯表達(dá)式：v使用上述邏輯表達(dá)式，利用與門、非門設(shè)計(jì)電路。使用上述邏輯表達(dá)式，利用與門、非門設(shè)計(jì)電路。76541MOVIR IR IR IR76542MOVIR IR IR IR7654765476543ADDIR IR IR IRMOVIR IR IR IRHALTIR IR IR IR所有指令執(zhí)行步驟劃分和功能確定指令執(zhí)行步驟劃分和功能確定v編寫程序 MOV1 05#，R0 MOV2 01#，R1 ADD R0， R1 MOV3 R1，（FA#） HALTv操作碼二進(jìn)制代碼 MOV1：0001 MOV2：0010 ADD ： 0011 MOV3：0100HALT： 0

13、101操作碼OP 尋址方式 寄存器號 尋址方式 寄存器號基本字長 8位 7 4 3 2 1 0指令格式 源操作數(shù) 目的操作數(shù)v指令類型模型機(jī)有單操數(shù)指令、雙操作數(shù)指令和無操作數(shù)指令。操作碼OP共4位，最多可定義16條指令。v尋址方式當(dāng)尋址方式位為0，是寄存器尋址，操作數(shù)在指定的寄存器中，相應(yīng)的寄存器號位為0是R0，為1是寄存器 R1；當(dāng)尋址方式位為1時(shí)，尋址方式位和寄存器號位組合，v10：是立即數(shù)尋址，操作數(shù)在指令的下一個(gè)單元；v11：是直接尋址，操作數(shù)地址在指令的下一個(gè)單元。v程序代碼： 地址 代碼 地址 內(nèi)容 0 0001 10 00 1 0000 0101 2 0010 10 01 3

14、0000 0001 4 0011 00 01 5 0100 01 11 6 1111 0101 7 0101 00 00 v所有指令執(zhí)行流程v resetv v PC MARv v RAM IRv v PC+1PC v MOV1 MOV2 ADD MOV3 HALTv PC MAR PC MAR R0 +R1 R1 PC MAR G=1v v PC+1PC PC+1PC PC+1 PCv v RAM R0 RAM R1 RAM MARv v R1 RAM 取指周期v根據(jù)指令執(zhí)行流程，設(shè)計(jì)時(shí)序?yàn)椋悍秩≈钢芷诤蛨?zhí)行周期，每個(gè)周期為4節(jié)拍，波形圖如下：vW1高電平時(shí)是取指周期的4節(jié)拍，W2高電平時(shí)是

15、執(zhí)行周期的4節(jié)拍。該電路設(shè)計(jì)類似計(jì)組的課內(nèi)實(shí)驗(yàn)時(shí)序電路。v節(jié)拍發(fā)生器實(shí)現(xiàn)電路框圖如下： Q1 Q0模4增1計(jì)數(shù)器2-4譯碼器 A B T4 T3 T2 T1 Q Q# D CP W1 W2 v模4增1計(jì)數(shù)器v2-4譯碼器v時(shí)序控制信號產(chǎn)生部件的設(shè)計(jì)時(shí)序控制信號產(chǎn)生部件的設(shè)計(jì)v根據(jù)指令執(zhí)行流程和數(shù)據(jù)通路，各控制信號的列表如下：表中單元格內(nèi)，填寫的是該控制信號發(fā)生的條件v根據(jù)列表，各控制信號的邏輯表達(dá)式為：1223(123)MAWTW T MOVMOVMOV21RAW ADD T113212()()(123)PBW TTW TTMOVMOVMOV214(3)RBW ADD TMOVT0231CPR

16、WMOVTP1213(2)CPRWADD TMOVT P1 322(123)CPPCWTW T MOVMOVMOVP1 2CPIRWT P1 121113(123 ()CPMARWTW MOVTMOVTMOVTTP1 22 3(123)RDWTW T MOVMOVMOV243WRW MOVT243CW MOVT11232123212321212341322222122()1 ()2 () +3 () 12 +3MW TTTWMOVTTTWMOVTTTWADD TWMOVTTTTW TWMOVTWMOVTWADD TWMOVT31S 21132212321232121243113212212212124()1 ()2 () +3 () 12 +3SW TTTWMOVTTTWMOVTTTWADD TWMOVTTTTW T TWMOVT TWMOVT TWADD TWMOVT T T111232123212321212341322222122()1 ()2 () +3 () 12 +3SW TTTWMOVTTTWMOVTTTWADD TWMOVTTTTW TWMOVTWMOVTWADD TWMOVT011232123212321214231 1222221214()1 ()2 () +3 () 12 +3SW TTTWMOVTTTWMOVTT