第四章 組合邏輯電路

1、1第四章第四章組合邏輯電路組合邏輯電路 重難點(diǎn)：重難點(diǎn)：組合邏輯電路（芯片）的組合邏輯電路（芯片）的分析與設(shè)計(jì)分析與設(shè)計(jì)4.1組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)4.4譯碼器譯碼器4.2組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)4.3編碼器編碼器4.6加法器加法器4.5數(shù)據(jù)分配器與數(shù)據(jù)選擇器數(shù)據(jù)分配器與數(shù)據(jù)選擇器4.7數(shù)值比較器數(shù)值比較器24.1組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的一般框圖組合邏輯電路的一般框圖 在任何時(shí)刻，輸出狀態(tài)只取決于同一時(shí)刻各輸入狀態(tài)的在任何時(shí)刻，輸出狀態(tài)只取決于同一時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無(wú)關(guān)的邏輯電路稱為組合邏輯電路

2、。組合，而與先前狀態(tài)無(wú)關(guān)的邏輯電路稱為組合邏輯電路。它可用如下的邏輯函數(shù)來(lái)描述，即：它可用如下的邏輯函數(shù)來(lái)描述，即：Fi=fi(A1，A2，An)(i=1，2，m)，式中式中A1，A2，An為輸入變量。為輸入變量。 組合邏輯電路的特點(diǎn)：組合邏輯電路的特點(diǎn)：（1）輸出與輸入之間沒(méi)有反饋延遲通路；）輸出與輸入之間沒(méi)有反饋延遲通路；（2）電路中不含記憶元件。）電路中不含記憶元件。3一一.組合邏輯電路的分析組合邏輯電路的分析 組合邏輯電路的分析是對(duì)已知的邏輯電路用邏輯代數(shù)的組合邏輯電路的分析是對(duì)已知的邏輯電路用邏輯代數(shù)的原理加以解析，以判斷其邏輯功能或提出改進(jìn)方案。原理加以解析，以判斷其邏輯功能或提出

3、改進(jìn)方案。分析一般分為以下步驟分析一般分為以下步驟:(1)從已知的邏輯電路寫出邏輯表達(dá)式。從已知的邏輯電路寫出邏輯表達(dá)式。(2)運(yùn)用邏輯代數(shù)變換和化簡(jiǎn)。運(yùn)用邏輯代數(shù)變換和化簡(jiǎn)。(3)列出真值表。列出真值表。(4)根據(jù)真值表進(jìn)行邏輯分析與改進(jìn)。根據(jù)真值表進(jìn)行邏輯分析與改進(jìn)。下面通過(guò)實(shí)例具體說(shuō)明分析過(guò)程：下面通過(guò)實(shí)例具體說(shuō)明分析過(guò)程：4例例1分析右圖的邏輯電路。分析右圖的邏輯電路。解：解：1）列出表達(dá)式）列出表達(dá)式2）變換或化簡(jiǎn)）變換或化簡(jiǎn)4)電路實(shí)現(xiàn)對(duì)電路實(shí)現(xiàn)對(duì)A、B的異或運(yùn)算。的異或運(yùn)算。T1=T2=T3=F=ABABAABBABBABAF=A +BABABBABABABBAA)()(3）真值

4、表）真值表ABF0000111011105例例2分析右圖的邏輯電路。分析右圖的邏輯電路。解：解：1）列出表達(dá)式）列出表達(dá)式2）變換或化簡(jiǎn)）變換或化簡(jiǎn)ABCCABCABCAF3）真值表）真值表F=A+ABC+C=(A+C)+ABCABCABCABCACF000011101111ACF&4）改進(jìn)電路）改進(jìn)電路ABCF&ABCAABCABCC電路實(shí)現(xiàn)對(duì)電路實(shí)現(xiàn)對(duì)A、C的或運(yùn)算。的或運(yùn)算。CA =A+C+ABC=A+C=6例例3分析右圖中的邏輯電路分析右圖中的邏輯電路CACBBAF BC A0001111001111111ABCF0000001101010111100110111101

5、1110真值表真值表ABCABCABCCBACBACBA變換化簡(jiǎn)變換化簡(jiǎn)F=A+B+C=A()+B()+C()=AB+AC+AB+BC+AC+BCABCCABCBABCA 解解:F=ABCF&ABCAABCC&ABCB7從真值表可看出，電路的邏輯功從真值表可看出，電路的邏輯功能為：輸入相同，輸出為能為：輸入相同，輸出為0；輸入相異，；輸入相異，輸出為輸出為1。從邏輯表達(dá)式看，化簡(jiǎn)后為最簡(jiǎn)從邏輯表達(dá)式看，化簡(jiǎn)后為最簡(jiǎn)與或函數(shù)式，但不是最簡(jiǎn)單的與非邏與或函數(shù)式，但不是最簡(jiǎn)單的與非邏輯函數(shù)式。輯函數(shù)式?；?jiǎn)視實(shí)際情況而定?；?jiǎn)視實(shí)際情況而定。8二二組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)

6、原理性邏輯原理性邏輯設(shè)計(jì)的一般步驟如下：設(shè)計(jì)的一般步驟如下：(1)分析設(shè)計(jì)任務(wù)，確定輸入、輸出變量，分析設(shè)計(jì)任務(wù)，確定輸入、輸出變量，找到輸出與輸入之間的因果關(guān)系，列找到輸出與輸入之間的因果關(guān)系，列出真值表；出真值表；(2)根據(jù)真值表寫出邏輯表達(dá)式根據(jù)真值表寫出邏輯表達(dá)式,(3)化簡(jiǎn)變換邏輯表達(dá)式，從而畫出邏輯化簡(jiǎn)變換邏輯表達(dá)式，從而畫出邏輯圖。圖。例例1設(shè)計(jì)一個(gè)有三個(gè)輸入變量設(shè)計(jì)一個(gè)有三個(gè)輸入變量ABC的的奇偶校正電路。輸入量奇偶校正電路。輸入量1的個(gè)數(shù)為的個(gè)數(shù)為奇數(shù)時(shí)，輸出奇數(shù)時(shí)，輸出F為為1；輸入量；輸入量1的個(gè)的個(gè)數(shù)為偶數(shù)時(shí)，輸出數(shù)為偶數(shù)時(shí)，輸出F為為0。解：解：1）列真值表列真值表A

7、BCF00000011010101101001101011001111真值表真值表2）寫出表達(dá)式）寫出表達(dá)式ABCCBACBACBAF93）化簡(jiǎn)變換、畫出邏輯電路）化簡(jiǎn)變換、畫出邏輯電路CBABACABBA)()(ABBABABAABBAABBAABBA)(CBACBACBAF)(ABC1 1 F邏輯電路邏輯電路ABCCBACBACBAF10例例2設(shè)三臺(tái)電動(dòng)機(jī)設(shè)三臺(tái)電動(dòng)機(jī)A、B、C，要求，要求(1)A開機(jī)則開機(jī)則B也開機(jī)；也開機(jī)；(2)B開機(jī)則開機(jī)則C也開機(jī)。如果不滿足上述條件，即發(fā)生報(bào)警。試寫出也開機(jī)。如果不滿足上述條件，即發(fā)生報(bào)警。試寫出報(bào)警信號(hào)邏輯表達(dá)式，并用與非門實(shí)現(xiàn)。報(bào)警信號(hào)邏輯表達(dá)

8、式，并用與非門實(shí)現(xiàn)。CBBAF BCA 00 01 11 10011 111A B C F0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0真值表真值表CABCBACBACBAF 解解:設(shè)輸出變量設(shè)輸出變量F報(bào)警為報(bào)警為1，輸入變量，輸入變量ABC開機(jī)為開機(jī)為1。CBBA 邏輯表達(dá)式及化簡(jiǎn)變換邏輯表達(dá)式及化簡(jiǎn)變換邏輯電路邏輯電路ACF&B11例例3試設(shè)計(jì)一個(gè)三人表決電路，多數(shù)人同意，提案通過(guò)，否試設(shè)計(jì)一個(gè)三人表決電路，多數(shù)人同意，提案通過(guò)，否則提案不通過(guò)。則提案不通過(guò)。BCA00 01 11 10011111真值表真值表AB

9、CCABCBABCAF解：設(shè)輸出變量解：設(shè)輸出變量F，提案通過(guò)為，提案通過(guò)為1，輸入變，輸入變量量A、B、C，表決同意為，表決同意為1。ACBCABABCF00000010010001111000101111011111=BC+AC+AB邏輯表達(dá)式及化簡(jiǎn)變換邏輯表達(dá)式及化簡(jiǎn)變換邏輯電路邏輯電路最簡(jiǎn)的邏輯表達(dá)式用一定規(guī)格的集成最簡(jiǎn)的邏輯表達(dá)式用一定規(guī)格的集成器件實(shí)現(xiàn)時(shí)，其電路結(jié)構(gòu)不一定是最器件實(shí)現(xiàn)時(shí)，其電路結(jié)構(gòu)不一定是最簡(jiǎn)單和最經(jīng)濟(jì)的，這是工程設(shè)計(jì)與原簡(jiǎn)單和最經(jīng)濟(jì)的，這是工程設(shè)計(jì)與原理設(shè)計(jì)的不同之處。理設(shè)計(jì)的不同之處。12課堂練習(xí)課堂練習(xí)1：下圖為兩地控制一盞燈的電路。下圖為兩地控制一盞燈的電路

10、。A、B為單刀雙為單刀雙擲開關(guān)，裝在兩地。設(shè)擲開關(guān)，裝在兩地。設(shè)F=1為燈亮，開關(guān)向上，為燈亮，開關(guān)向上，A=1、B=1。試寫出燈亮的邏輯式。試寫出燈亮的邏輯式。A B F0 0 10 1 01 0 01 1 1 真值表真值表ABBAF 解解:13 BACABC ACBCF 解解:課堂練習(xí)課堂練習(xí)2：設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)8421BCD碼的檢碼電路，要求當(dāng)輸入量碼的檢碼電路，要求當(dāng)輸入量DCBA2，或，或 7時(shí)，電路輸出時(shí)，電路輸出F為高電平，試用最少的為高電平，試用最少的2輸入與輸入與非門設(shè)計(jì)該電路。非門設(shè)計(jì)該電路。真值表真值表 BA DC 00 011110001101010000111011A

11、CF&B&14課堂練習(xí)課堂練習(xí)3：舉重比賽有三個(gè)裁判員舉重比賽有三個(gè)裁判員A、B、C，另外有一個(gè)主裁判，另外有一個(gè)主裁判D。A、B、C裁判認(rèn)為合格時(shí)為一票裁判認(rèn)為合格時(shí)為一票,D裁判認(rèn)為合格時(shí)為二票。裁判認(rèn)為合格時(shí)為二票。多數(shù)通過(guò)時(shí)輸出多數(shù)通過(guò)時(shí)輸出F=1。試用與非門設(shè)計(jì)多數(shù)通過(guò)的表決電路。試用與非門設(shè)計(jì)多數(shù)通過(guò)的表決電路。CBADADBDCF解解:DCBAF1111真值表真值表111111111CBADADBDCF FABCD&BADC00 01 1110001011111111101115前面分析組合邏輯電路時(shí)，都沒(méi)有考慮門電路的延前面分析組合邏輯電路時(shí)，都沒(méi)有考慮

12、門電路的延遲時(shí)間對(duì)電路產(chǎn)生的影響，遲時(shí)間對(duì)電路產(chǎn)生的影響，即暫態(tài)的影響即暫態(tài)的影響。實(shí)際上，從。實(shí)際上，從信號(hào)輸入到輸出的過(guò)程中，不同通路上門的級(jí)數(shù)不同，信號(hào)輸入到輸出的過(guò)程中，不同通路上門的級(jí)數(shù)不同，或者門電路平均延遲時(shí)間的差異，使信號(hào)從輸入經(jīng)不同或者門電路平均延遲時(shí)間的差異，使信號(hào)從輸入經(jīng)不同通路傳輸?shù)较嗤患?jí)輸入端的時(shí)間不同，這種現(xiàn)象稱為通路傳輸?shù)较嗤患?jí)輸入端的時(shí)間不同，這種現(xiàn)象稱為競(jìng)爭(zhēng)競(jìng)爭(zhēng)。由于這個(gè)原因，當(dāng)信號(hào)變化時(shí)，可能會(huì)使邏輯電。由于這個(gè)原因，當(dāng)信號(hào)變化時(shí)，可能會(huì)使邏輯電路產(chǎn)生短暫的錯(cuò)誤輸出，這種現(xiàn)象稱為路產(chǎn)生短暫的錯(cuò)誤輸出，這種現(xiàn)象稱為冒險(xiǎn)冒險(xiǎn)。本節(jié)只討論函數(shù)中僅一個(gè)變量變化時(shí)

13、引起的競(jìng)爭(zhēng)與本節(jié)只討論函數(shù)中僅一個(gè)變量變化時(shí)引起的競(jìng)爭(zhēng)與冒險(xiǎn)，稱為冒險(xiǎn)，稱為邏輯競(jìng)爭(zhēng)與冒險(xiǎn)邏輯競(jìng)爭(zhēng)與冒險(xiǎn)。4.2組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)16一一.產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因 與門與門G2的的2個(gè)輸入信號(hào)個(gè)輸入信號(hào)和和A經(jīng)過(guò)不同的路徑到達(dá)輸入端，經(jīng)過(guò)不同的路徑到達(dá)輸入端，所以存在所以存在競(jìng)爭(zhēng)競(jìng)爭(zhēng)。 當(dāng)信號(hào)變化時(shí)，由此而產(chǎn)生輸出干擾脈沖當(dāng)信號(hào)變化時(shí)，由此而產(chǎn)生輸出干擾脈沖,所以電路存在所以電路存在冒險(xiǎn)冒險(xiǎn)。 由以上分析可知，當(dāng)電路中由以上分析可知，當(dāng)電路中互補(bǔ)信號(hào)進(jìn)入同一個(gè)與門互補(bǔ)信號(hào)進(jìn)入同一個(gè)與門，且在互補(bǔ)信號(hào)的且在互補(bǔ)信號(hào)的狀態(tài)發(fā)生變化狀態(tài)發(fā)生變化時(shí)就可能出現(xiàn)

14、冒險(xiǎn)現(xiàn)象，時(shí)就可能出現(xiàn)冒險(xiǎn)現(xiàn)象，這是這是產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因之一。的原因之一。 滯后滯后AA17例如：邏輯電路如圖所示例如：邏輯電路如圖所示 電路輸出邏輯表達(dá)式為電路輸出邏輯表達(dá)式為F=AC+B，當(dāng)當(dāng)C和和B都為都為1時(shí)，時(shí)，F(xiàn)=A+=1與與A的的狀態(tài)無(wú)關(guān)狀態(tài)無(wú)關(guān)。但是，在但是，在A由由1變變0時(shí)，時(shí)， 由由0變變1有一有一延遲時(shí)間延遲時(shí)間，G2和和G3的輸出的輸出AC和和B同同時(shí)為時(shí)為0，因而使輸出出現(xiàn)一負(fù)跳變的，因而使輸出出現(xiàn)一負(fù)跳變的窄脈沖，即冒險(xiǎn)現(xiàn)象。窄脈沖，即冒險(xiǎn)現(xiàn)象。這就是說(shuō)對(duì)這就是說(shuō)對(duì)互補(bǔ)信號(hào)進(jìn)入同一個(gè)或門互補(bǔ)信號(hào)進(jìn)入同一個(gè)或門，且在互補(bǔ)信號(hào)的且在互補(bǔ)信號(hào)的狀態(tài)發(fā)生變化

15、狀態(tài)發(fā)生變化時(shí)也可時(shí)也可能出現(xiàn)冒險(xiǎn)現(xiàn)象。能出現(xiàn)冒險(xiǎn)現(xiàn)象。工作波形圖工作波形圖18二二.競(jìng)爭(zhēng)冒險(xiǎn)的檢查方法競(jìng)爭(zhēng)冒險(xiǎn)的檢查方法 1.邏輯代數(shù)檢查法邏輯代數(shù)檢查法 若函數(shù)中存在互補(bǔ)變量，且在其他輸入變量為常數(shù)，互補(bǔ)變?nèi)艉瘮?shù)中存在互補(bǔ)變量，且在其他輸入變量為常數(shù)，互補(bǔ)變量使函數(shù)為量使函數(shù)為F=A或或F=A+，則當(dāng)該變量變化時(shí)，可判定電，則當(dāng)該變量變化時(shí)，可判定電路存在競(jìng)爭(zhēng)冒險(xiǎn)。路存在競(jìng)爭(zhēng)冒險(xiǎn)。例例1：圖示電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)。：圖示電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)。解：F=AC+ABD+ABC，電路同時(shí)存在A、B、C的互補(bǔ)變量所以存在競(jìng)爭(zhēng)，且有：C=0，BD=11，有F=A+，A=1，F(xiàn)=C， AB=00，F(xiàn)=C

16、A=0，CD=11， F=B+B當(dāng)A或B變化時(shí)，電路存在競(jìng)爭(zhēng)冒險(xiǎn)。19二二.競(jìng)爭(zhēng)冒險(xiǎn)的檢查方法競(jìng)爭(zhēng)冒險(xiǎn)的檢查方法 2.卡諾圖檢查法卡諾圖檢查法 例例2：判斷函數(shù)：判斷函數(shù)F=AB+C是否是否存在競(jìng)爭(zhēng)冒險(xiǎn)。存在競(jìng)爭(zhēng)冒險(xiǎn)。 畫出函數(shù)畫出函數(shù)F=AB+C的的卡諾圖卡諾圖 若若兩個(gè)合并圈兩個(gè)合并圈之間存在著之間存在著相相鄰 最 小 項(xiàng)鄰 最 小 項(xiàng) （ m3= B C 和和m7=ABC），），且無(wú)公共的合且無(wú)公共的合并圈覆蓋并圈覆蓋它們，那么電路就它們，那么電路就會(huì)發(fā)生競(jìng)爭(zhēng)冒險(xiǎn)。會(huì)發(fā)生競(jìng)爭(zhēng)冒險(xiǎn)。 假設(shè)增加一個(gè)合并圈假設(shè)增加一個(gè)合并圈 函數(shù)變?yōu)楹瘮?shù)變?yōu)镕=AB+C+BC 在在B=C=1的條件下，的條件下

17、，F(xiàn)=A+1=1，消除了競(jìng)爭(zhēng)冒險(xiǎn)。，消除了競(jìng)爭(zhēng)冒險(xiǎn)。31220三三.競(jìng)爭(zhēng)冒險(xiǎn)的消除競(jìng)爭(zhēng)冒險(xiǎn)的消除1.增加乘積項(xiàng)，消除互補(bǔ)變量增加乘積項(xiàng)，消除互補(bǔ)變量 例如，例如，F(xiàn)=AB+C，在，在B=C=1時(shí)時(shí)F=A+會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)?？梢栽诒磉_(dá)式中增可以在表達(dá)式中增BC項(xiàng)，即項(xiàng)，即F=AB+C+BC不改變邏輯關(guān)不改變邏輯關(guān)系，但加入系，但加入BC項(xiàng)之后，在項(xiàng)之后，在B=C=l時(shí)時(shí)F=A+11=1，通過(guò)，通過(guò)BC項(xiàng)屏蔽了競(jìng)爭(zhēng)冒險(xiǎn)。項(xiàng)屏蔽了競(jìng)爭(zhēng)冒險(xiǎn)。2.加濾波電容加濾波電容 由于競(jìng)爭(zhēng)冒險(xiǎn)都是暫態(tài)中產(chǎn)生的窄脈沖，可以在輸出端接由于競(jìng)爭(zhēng)冒險(xiǎn)都是暫態(tài)中產(chǎn)生的窄脈沖，可以在輸出端接上幾百微微法的濾波電容

18、，這樣可以消除冒險(xiǎn)脈沖。上幾百微微法的濾波電容，這樣可以消除冒險(xiǎn)脈沖。21例例3設(shè)計(jì)一個(gè)無(wú)冒險(xiǎn)的組合電路，實(shí)現(xiàn)邏輯函數(shù)：設(shè)計(jì)一個(gè)無(wú)冒險(xiǎn)的組合電路，實(shí)現(xiàn)邏輯函數(shù)：F(A,B,C,D)=m(2,3,5,7,8,9,12,13)解解(1)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)F=AC+ABD+ABC(2)判斷及消除競(jìng)爭(zhēng)冒險(xiǎn)判斷及消除競(jìng)爭(zhēng)冒險(xiǎn)當(dāng)當(dāng)ACD=011，F(xiàn)=B+B當(dāng)當(dāng)BCD=101，F(xiàn)=A+A所以在所以在A、B變化時(shí)函數(shù)存在競(jìng)爭(zhēng)冒險(xiǎn)變化時(shí)函數(shù)存在競(jìng)爭(zhēng)冒險(xiǎn)消除競(jìng)爭(zhēng)冒險(xiǎn)后的函數(shù)消除競(jìng)爭(zhēng)冒險(xiǎn)后的函數(shù)F=AC+ABD+ABC+BCD+ACD11111111CDAB00 01 111000011110224.3編碼器編碼

19、器將若干個(gè)將若干個(gè)0或或1按一定規(guī)律編排成按一定規(guī)律編排成二進(jìn)制二進(jìn)制代碼，稱為代碼，稱為編碼。完成編碼工作的電路稱為編碼器。編碼。完成編碼工作的電路稱為編碼器。二進(jìn)制編碼器的特點(diǎn)：二進(jìn)制編碼器的特點(diǎn)：1）編碼器有若干個(gè)輸入，在某一時(shí)刻編碼器有若干個(gè)輸入，在某一時(shí)刻只有一個(gè)輸入信號(hào)只有一個(gè)輸入信號(hào)有效有效，被轉(zhuǎn)換為自然二進(jìn)制代碼。該信號(hào)取值與其，被轉(zhuǎn)換為自然二進(jìn)制代碼。該信號(hào)取值與其它輸入信號(hào)不同，若它輸入信號(hào)不同，若為為1 1稱輸入高電平有效稱輸入高電平有效， 否則否則稱稱輸入低電平有效輸入低電平有效。2）編碼器編碼器輸出為自然二進(jìn)制代碼輸出為自然二進(jìn)制代碼。若輸出代碼按有效輸。若輸出代碼按

20、有效輸入端下標(biāo)所對(duì)應(yīng)的二進(jìn)制編碼輸出，這種情況稱為入端下標(biāo)所對(duì)應(yīng)的二進(jìn)制編碼輸出，這種情況稱為輸出高電平有效輸出高電平有效；若輸出代碼按有效輸入端下標(biāo)所；若輸出代碼按有效輸入端下標(biāo)所對(duì)應(yīng)的二進(jìn)制編碼的反碼輸出，這種情況稱為對(duì)應(yīng)的二進(jìn)制編碼的反碼輸出，這種情況稱為輸出輸出低電平有效。低電平有效。23由功能表可知：由功能表可知： 編碼器有編碼器有4個(gè)輸入信號(hào)，高電平有效；個(gè)輸入信號(hào)，高電平有效；2位二進(jìn)制代碼輸出，位二進(jìn)制代碼輸出，高電平有效。高電平有效。 邏輯表達(dá)式邏輯表達(dá)式:Y1=0 1 I2 3+ 0 1 2I3 Y0= 0 I1 2 3+ 0 1 2I3輸入輸入輸出輸出I0I1I2I3Y1

21、Y0100000010001001010000111功能表功能表二二.二進(jìn)制編碼器二進(jìn)制編碼器的工作原理的工作原理1.4線線-2線編碼器線編碼器24邏輯電路邏輯電路值得注意值得注意：在邏輯圖中，當(dāng)：在邏輯圖中，當(dāng)I0I1I2I3=0000=0000和和I0I1I2I3=1000=1000時(shí)，時(shí)，Y1Y0= =00，前者輸出無(wú)效，而后者輸出有效，這兩種情況在，前者輸出無(wú)效，而后者輸出有效，這兩種情況在實(shí)際中是必須加以區(qū)別的。實(shí)際中是必須加以區(qū)別的。10000000000100001111001000000111000025電路改進(jìn)電路改進(jìn)電路中增加一個(gè)輸出信號(hào)電路中增加一個(gè)輸出信號(hào)GS，稱為控制

22、使能標(biāo)志。，稱為控制使能標(biāo)志。 當(dāng)當(dāng)I0=0 0輸入信號(hào)無(wú)效，輸入信號(hào)無(wú)效， Y1Y0= =00時(shí)時(shí)，則，則GS=0，表示表示輸出代碼無(wú)效；否輸出代碼無(wú)效；否則，則，GS=1，表示輸出代碼有效。表示輸出代碼有效。GS=I0+Y0+Y126 4 4個(gè)輸入的優(yōu)先級(jí)別的高低個(gè)輸入的優(yōu)先級(jí)別的高低次序依次為次序依次為I I3 3、I I2 2、I I1 1、I I0 0 。 邏輯表達(dá)式為：邏輯表達(dá)式為： Y Y1 1= =I I2 2 3 3+ +I I3 3Y0=I123+I3 由于有了無(wú)關(guān)項(xiàng)，邏輯表達(dá)由于有了無(wú)關(guān)項(xiàng)，邏輯表達(dá)式比前面介紹的非優(yōu)先編碼式比前面介紹的非優(yōu)先編碼器簡(jiǎn)單些。器簡(jiǎn)單些。2.優(yōu)

23、先編碼器優(yōu)先編碼器 上面討論的編碼器對(duì)輸入信號(hào)有一定的要求，即任何時(shí)刻輸上面討論的編碼器對(duì)輸入信號(hào)有一定的要求，即任何時(shí)刻輸入有效信號(hào)不能超過(guò)入有效信號(hào)不能超過(guò)1個(gè)。當(dāng)同一時(shí)刻出現(xiàn)多個(gè)有效的輸入個(gè)。當(dāng)同一時(shí)刻出現(xiàn)多個(gè)有效的輸入信號(hào)，會(huì)引起輸出混亂。信號(hào)，會(huì)引起輸出混亂。為保證工作可靠為保證工作可靠,電路必須采用優(yōu)電路必須采用優(yōu)先編碼器，這種編碼器能按事先安排的輸入端優(yōu)先次序輸出先編碼器，這種編碼器能按事先安排的輸入端優(yōu)先次序輸出代碼。代碼。輸入輸入輸出輸出I0I1I2I3Y1Y01000001000110101114線線-2線優(yōu)先編碼器功能表線優(yōu)先編碼器功能表 27二二.集成電路二進(jìn)制編碼器集

24、成電路二進(jìn)制編碼器7414874148功能表功能表輸輸入入輸輸出出EII0I1I2I3I4I5I6I7A2A1A0GSEO1111110111111111111000000010010010100110100100111011010011111000100111111010100111111110010011111111110128工作原理：工作原理：(1)數(shù)據(jù)信號(hào)：輸入數(shù)據(jù)信號(hào)：輸入I7I0低電平有效，優(yōu)先權(quán)遞減；輸出低電平有效，優(yōu)先權(quán)遞減；輸出A2AlA0低電平有效。低電平有效。(2)控制信號(hào)控制信號(hào)（EI、GS、EO）：）：EI輸入使能端輸入使能端（片選信號(hào)）（片選信號(hào)）:=0允許編碼，

25、允許編碼，=1=1禁止編碼。禁止編碼。nEI=0=0，若，若I5=0， I7I6為為1，則，則A2AlA0=010，反碼，反碼2l0=101，GS=0，表示，表示A2AlA0 為有效編碼為有效編碼; ; 若若I7I0 全為全為1 1，A2AlA0=111，則則GS=1，表示表示A2AlA0為無(wú)為無(wú)效編碼，此時(shí)，輸出使能端效編碼，此時(shí)，輸出使能端EO=0（其它狀態(tài)均為（其它狀態(tài)均為1），表），表示有無(wú)效信號(hào)輸入。示有無(wú)效信號(hào)輸入。若若EI=1=1，A2AlA0=111，GS=1，A2AlA0無(wú)效無(wú)效。GS編碼狀態(tài)標(biāo)志：編碼狀態(tài)標(biāo)志： =0編碼有效編碼有效，=1編碼無(wú)效。編碼無(wú)效。EO輸入信號(hào)狀態(tài)

26、標(biāo)志：輸入信號(hào)狀態(tài)標(biāo)志：=0輸入信號(hào)無(wú)效，輸入信號(hào)無(wú)效，=1輸入信號(hào)有效。輸入信號(hào)有效。2912463465670IIIIEIIIIEIIIEIIEIA45675676772IIIIEIIIIEIIIEIIEIA245345671IIIEIIIIEIIEIIEIA(3)邏輯關(guān)系邏輯關(guān)系（利用輸出為（利用輸出為0列表達(dá)式）列表達(dá)式）利用利用A+B=A+B和和A+ =1的關(guān)系化簡(jiǎn)的關(guān)系化簡(jiǎn)45672IEIIEIIEIIEIA同理可得同理可得76543210IIIIIIIIEIEO EOEIEOEIGS30內(nèi)部邏輯電路內(nèi)部邏輯電路&1111111111111EOGS0A1A2A0I1I2I3

27、I4I5I6I7IEI1131 圖中信號(hào)端有圓圈表示該信號(hào)是低電平有效，無(wú)圓圈圖中信號(hào)端有圓圈表示該信號(hào)是低電平有效，無(wú)圓圈表示該信號(hào)是高電平有效。表示該信號(hào)是高電平有效。 利用利用EO信號(hào)，信號(hào)，與另一片同樣器件的與另一片同樣器件的EI連接，可以組連接，可以組成多輸入端的優(yōu)先編碼器成多輸入端的優(yōu)先編碼器74148編碼器的圖形符號(hào)及引腳圖編碼器的圖形符號(hào)及引腳圖32對(duì)低位對(duì)低位()編碼，高位編碼，高位()編碼無(wú)效編碼無(wú)效，輸出輸出DCBA在在1111111110001000之間變化，反碼為之間變化，反碼為0000000001110111。 。低位低位() 禁止，高位禁止，高位()編碼編碼，輸出

28、輸出DCBA在在0111011100000000之間變化，反碼為之間變化，反碼為1000100011111111。應(yīng)用舉例應(yīng)用舉例兩片兩片74148組成組成16位輸入、位輸入、4位二進(jìn)制碼輸出的優(yōu)先編碼器，位二進(jìn)制碼輸出的優(yōu)先編碼器，芯片芯片為低位，芯片為低位，芯片為高位。為高位。邏輯電路邏輯電路111()()均禁止編碼均禁止編碼，GS=GSlGS2=l，輸出無(wú)效輸出無(wú)效。01 1 1 1 1 1 1011111000 1 1 1 1 1 111111001011133 工作原理工作原理當(dāng)當(dāng)EIEI2 2=0=0時(shí)，高位芯片時(shí)，高位芯片()()允許編碼，但允許編碼，但若無(wú)有效輸入信號(hào)若無(wú)有效輸

29、入信號(hào)，則則EOEO2 2=0=0，從而使，從而使EIEI1 1=0=0，允許低位芯片允許低位芯片()()編碼編碼。這時(shí)高位。這時(shí)高位芯片芯片()()的的A2AlA0=111111，使與門，使與門C、B、A都打開，都打開，C、B、A的狀態(tài)取決于低位芯片的狀態(tài)取決于低位芯片()()的的A2AlA0，而，而D=GSD=GS2 2，總是等，總是等于于1 1，所以，所以輸出代碼在輸出代碼在1111111110001000之間變化，其反碼為之間變化，其反碼為0000000001110111。當(dāng)當(dāng)EIEI2 2=0=0且且芯片芯片()()存在有效輸入信號(hào)存在有效輸入信號(hào)( (至少一個(gè)輸入為低電至少一個(gè)輸入

30、為低電平平) )時(shí)，時(shí)，EOEO2 2=1=1，從而，從而EIEI1 1=1=1，高位芯片高位芯片()()編碼編碼，低位芯片低位芯片()()禁止編碼禁止編碼，其輸出，其輸出A A2 2A Al lA A0 0=111=111。顯然，高位芯片。顯然，高位芯片()()的的編碼級(jí)別優(yōu)先于低位片編碼級(jí)別優(yōu)先于低位片()()。此時(shí)。此時(shí)D=GSD=GS2 2=O=O，C C、B B、A A取決于取決于高位片的高位片的A A2 2A Al lA A0 0，輸出代碼在輸出代碼在0111011100000000之間變化，其反碼之間變化，其反碼為為1000100011111111。整個(gè)電路實(shí)現(xiàn)了整個(gè)電路實(shí)現(xiàn)了1

31、616位輸入的優(yōu)先編碼，其中位輸入的優(yōu)先編碼，其中I I1515具有最高的具有最高的優(yōu)先級(jí)別，優(yōu)先級(jí)別從優(yōu)先級(jí)別，優(yōu)先級(jí)別從I I1515至至I I0 0依次遞減。依次遞減。 344.4譯碼器譯碼器 譯碼是編碼的逆過(guò)程，也就是將譯碼是編碼的逆過(guò)程，也就是將含有特定含義的二進(jìn)含有特定含義的二進(jìn)制代碼制代碼輸入信號(hào)的原意翻譯出來(lái)，既輸入信號(hào)的原意翻譯出來(lái)，既變換為相應(yīng)的輸變換為相應(yīng)的輸出控制信號(hào)或者另一種形式的代碼。出控制信號(hào)或者另一種形式的代碼。完成此任務(wù)的組完成此任務(wù)的組合邏輯電路稱為編碼器。合邏輯電路稱為編碼器。 譯碼器的輸入信號(hào)是譯碼器的輸入信號(hào)是二進(jìn)制代碼二進(jìn)制代碼，而輸出信號(hào)通常有，而

32、輸出信號(hào)通常有兩種情況。一種是兩種情況。一種是一路控制信號(hào)一路控制信號(hào)，稱，稱為唯一地址譯碼為唯一地址譯碼器，它常用于計(jì)算機(jī)中對(duì)存儲(chǔ)器單元地址譯碼，即將器，它常用于計(jì)算機(jī)中對(duì)存儲(chǔ)器單元地址譯碼，即將每一個(gè)地址代碼轉(zhuǎn)換成一個(gè)有效信號(hào)，從而選中對(duì)應(yīng)每一個(gè)地址代碼轉(zhuǎn)換成一個(gè)有效信號(hào)，從而選中對(duì)應(yīng)的單元。的單元。另一種是另一種是多路控制信號(hào)多路控制信號(hào)，稱為代碼變換器。，稱為代碼變換器。35 唯一地址譯碼器唯一地址譯碼器（74138型型二進(jìn)制集成譯碼器二進(jìn)制集成譯碼器）功能表功能表輸輸入入輸輸出出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y711111111111111111101111111

33、11000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110361).數(shù)據(jù)信號(hào)：輸入數(shù)據(jù)信號(hào)：輸入二進(jìn)制代碼二進(jìn)制代碼CBA高電平有效，輸出高電平有效，輸出Y0Y7低電平有效低電平有效。3).譯碼狀態(tài)各輸出的邏輯表達(dá)式譯碼狀態(tài)各輸出的邏輯表達(dá)式:000mABCYABCY11mABCY22mABCY33mBACY44mABCY55mABCY66mACBY77mCBAY 用途用途:1）譯碼器）譯碼器能產(chǎn)生能產(chǎn)生3變量函數(shù)的全部最小項(xiàng)，

34、利用這一點(diǎn)能夠方變量函數(shù)的全部最小項(xiàng)，利用這一點(diǎn)能夠方便地實(shí)現(xiàn)便地實(shí)現(xiàn)3變量邏輯函數(shù)。變量邏輯函數(shù)。2）常用于計(jì)算機(jī)中的地址譯碼。）常用于計(jì)算機(jī)中的地址譯碼。工作原理：工作原理：0G,0GB2A2 2).輸入使能端輸入使能端:G1=1，同時(shí)滿足，同時(shí)滿足,允許譯碼允許譯碼，否則禁止譯碼。，否則禁止譯碼。Yi(C,B,A,)=mi370Y1Y2Y3Y4Y5Y6YG2BG2AG1ABC7Y1111111&74138邏輯電路及圖形符號(hào)邏輯電路及圖形符號(hào)138解：解：1）將原式轉(zhuǎn)化為最小項(xiàng)表達(dá)式）將原式轉(zhuǎn)化為最小項(xiàng)表達(dá)式例例1試用試用138譯碼器實(shí)現(xiàn)組合邏輯譯碼器實(shí)現(xiàn)組合邏輯函數(shù)函數(shù)F=B+C

35、。2）將輸入變量將輸入變量CBA變換為對(duì)變換為對(duì)應(yīng)的應(yīng)的Yi i端端3）畫出邏輯電路）畫出邏輯電路765324YYYYYYF39解：設(shè)解：設(shè)Ai為被減數(shù)，為被減數(shù)，Bi為減數(shù)，為減數(shù)，Ci為低位借位，為低位借位，Ci +1為本位借位，為本位借位，Di為差。為差。1）列真值表）列真值表74217421mmmmmmmmDi例例2試用試用138譯碼器構(gòu)成一位全減器。譯碼器構(gòu)成一位全減器。7421YYYY1111100011001010100110110110101110000000Ai Bi Ci Di Ci+12）寫出最小項(xiàng)表達(dá)式并進(jìn)行轉(zhuǎn)換寫出最小項(xiàng)表達(dá)式并進(jìn)行轉(zhuǎn)換7321YYYYCi+1403

36、3）畫出一位減法器的邏輯圖）畫出一位減法器的邏輯圖iiiDiCi+141解：解：1）寫出最小項(xiàng)表達(dá)式并進(jìn)行轉(zhuǎn)換）寫出最小項(xiàng)表達(dá)式并進(jìn)行轉(zhuǎn)換 F=ABC+ABCD+ABCD=m7+m7D+m5D=m7+(m7+m5)D=m7m7m5D=Y7Y7Y5D2 ）邏輯圖邏輯圖例例3試用試用138譯碼器和與非門構(gòu)成函數(shù)譯碼器和與非門構(gòu)成函數(shù)F=ABC+ACD。42在電子技術(shù)和計(jì)算機(jī)技術(shù)中在電子技術(shù)和計(jì)算機(jī)技術(shù)中,經(jīng)過(guò)數(shù)字處理的信號(hào)經(jīng)過(guò)數(shù)字處理的信號(hào),常要常要送到數(shù)碼顯示器件顯示送到數(shù)碼顯示器件顯示,而數(shù)字處理信號(hào)是二進(jìn)制數(shù)而數(shù)字處理信號(hào)是二進(jìn)制數(shù),顯顯示信號(hào)習(xí)慣用十進(jìn)制數(shù)。示信號(hào)習(xí)慣用十進(jìn)制數(shù)。數(shù)字顯示器

37、的任務(wù)就是將輸入的二進(jìn)制代碼翻譯成數(shù)數(shù)字顯示器的任務(wù)就是將輸入的二進(jìn)制代碼翻譯成數(shù)字顯示代碼，并輸出至數(shù)碼顯示器顯示。字顯示代碼，并輸出至數(shù)碼顯示器顯示。數(shù)字顯示器包含兩個(gè)部分：數(shù)字顯示器包含兩個(gè)部分：1）數(shù)碼顯示器件（工程上用得最多的是即發(fā)光二極管）數(shù)碼顯示器件（工程上用得最多的是即發(fā)光二極管顯示器顯示器LED）。）。2）顯示譯碼器。）顯示譯碼器。二二.數(shù)字顯示器數(shù)字顯示器43 1.七段發(fā)光二極管顯示器七段發(fā)光二極管顯示器(LED) 由七段發(fā)光二極管組成，有兩種連接方式，即共陽(yáng)極連接和共由七段發(fā)光二極管組成，有兩種連接方式，即共陽(yáng)極連接和共陰極連接。陰極連接。abcdefg 共陰極連接共陰極

38、連接Vcc abcdefga bcde fg共陽(yáng)極連接共陽(yáng)極連接abcdefg若顯示若顯示，對(duì)共陽(yáng)極連接，對(duì)共陽(yáng)極連接，abcdefg=0100100,abcdefg若顯示若顯示，對(duì)共陰極連接，對(duì)共陰極連接，abcdefg=1111001,44 2.LED顯示譯碼器顯示譯碼器(7448芯片芯片)1111111111示示顯顯出出輸輸入入輸輸功功能能91100111001x181111110001x170000111110 x161111100110 x151101101010 x141100110010 x131001111100 x121011010100 x110000111000 x1譯譯

39、碼碼0011111000011000000111010110100000001零零滅滅11111111xxxxx0燈燈試試00000000(輸入輸入)xxxxxx燈燈滅滅形形字字gfedcbaBI/RBOABCDRBILT845功能說(shuō)明功能說(shuō)明 正常譯碼（正常譯碼（LT=1，RBI=1）輸出高電平有效，顯示器有顯示，譯碼器只能與共陰極的輸出高電平有效，顯示器有顯示，譯碼器只能與共陰極的LED顯示器相配；顯示器相配；當(dāng)輸入為當(dāng)輸入為0000,0010,0011,0101,0111,1000,1001時(shí)，輸出時(shí)，輸出a段為段為高電平高電平,其表達(dá)式為：其表達(dá)式為：ABCDABCDCBADABCDB

40、ACDABCDABCDYa 譯碼器譯碼器abcdefgYaYbYcYdYeYfYg DCBALTRBIRBO滅燈輸入滅燈輸入BI/RBO有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)BI/RBO作為輸作為輸入使用入使用，且且BI=0時(shí)，無(wú)論其他輸入端是什么電平，所有各段時(shí)，無(wú)論其他輸入端是什么電平，所有各段輸出輸出ag均為均為0，所以字形熄滅。，所以字形熄滅。46試燈輸入（試燈輸入（LT=0）輸出全為高電平輸出全為高電平,顯示器顯示顯示器顯示“8”。利用此端可檢查顯示器。利用此端可檢查顯示器的好壞。的好壞。動(dòng)態(tài)滅零輸入動(dòng)態(tài)滅零輸入( (RBI=0，LT=l，且，且DCBA=000

41、0) 各段輸出為低電平，輸入字形各段輸出為低電平，輸入字形“0”熄滅，故稱熄滅，故稱“滅零滅零”。 滅零輸出滅零輸出(RBO) 當(dāng)滿足當(dāng)滿足“滅零滅零”條件時(shí)，輸出端條件時(shí)，輸出端BI/RBO= =0；否則為；否則為1。該。該端主要用于多個(gè)譯碼器之間的連接，消去高位的零。端主要用于多個(gè)譯碼器之間的連接，消去高位的零。000010100101011DCBA LTDCBA LTDCBA LT777RBOBI /RBIRBIRBIaaaRBOBI /RBOBI /g g g 474.5數(shù)據(jù)選擇器與數(shù)據(jù)分配器數(shù)據(jù)選擇器與數(shù)據(jù)分配器 在計(jì)算機(jī)系統(tǒng)中，在計(jì)算機(jī)系統(tǒng)中，有時(shí)需要將某一路數(shù)據(jù)分配有時(shí)需要將某一

42、路數(shù)據(jù)分配到不同的數(shù)據(jù)通道上，實(shí)現(xiàn)這種功能的電路稱到不同的數(shù)據(jù)通道上，實(shí)現(xiàn)這種功能的電路稱為數(shù)據(jù)分配器，也稱多路分配器。，有時(shí)需要為數(shù)據(jù)分配器，也稱多路分配器。，有時(shí)需要把多個(gè)通道的數(shù)據(jù)經(jīng)過(guò)選擇傳送到唯一的公共把多個(gè)通道的數(shù)據(jù)經(jīng)過(guò)選擇傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。稱為數(shù)據(jù)選擇器。48一一數(shù)據(jù)數(shù)據(jù)分配器分配器工作原理工作原理輸出輸出Y0Y1Y2Y3輸入輸入D地址輸入地址輸入A0A1 例：例：用用74138譯碼器實(shí)現(xiàn)八路數(shù)據(jù)分譯碼器實(shí)現(xiàn)八路數(shù)據(jù)分配的功能。配的功能。00011011地址輸入地址輸入使能端使能端數(shù)數(shù)據(jù)據(jù)

43、輸輸入入D數(shù)據(jù)輸出數(shù)據(jù)輸出當(dāng)當(dāng)G1=1，允許數(shù)據(jù)分配。，允許數(shù)據(jù)分配。若將輸入數(shù)據(jù)轉(zhuǎn)送至輸出端若將輸入數(shù)據(jù)轉(zhuǎn)送至輸出端Y2=D，地址輸入應(yīng)為地址輸入應(yīng)為CBA=010。ABAGABCGGGY22212Yi=G1G2AG2Bmi(C,B,A,)4974138編碼器作為數(shù)據(jù)分配器的功能表編碼器作為數(shù)據(jù)分配器的功能表輸輸入入輸輸出出G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y7001111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D11

44、0D1111111111D50二二數(shù)據(jù)數(shù)據(jù)選擇器選擇器 工作原理工作原理(四選一）四選一）輸入輸入D0D1D2D3輸出輸出Y選擇輸入選擇輸入A0A100011011 輸出輸出Y Y的表達(dá)式的表達(dá)式30010110210310iiiDmDAADAADAADAAY由此可見(jiàn)：由此可見(jiàn)：當(dāng)當(dāng)A0A1（mi）為控制）為控制信號(hào)，信號(hào)，Di為數(shù)據(jù)信號(hào)時(shí)，為數(shù)據(jù)信號(hào)時(shí)，輸入輸出邏輯關(guān)系為輸入輸出邏輯關(guān)系為四選四選一選擇器一選擇器；當(dāng)當(dāng)Di為控制信號(hào)，為控制信號(hào)，A0A1（mi）為數(shù)據(jù)信號(hào)時(shí)，）為數(shù)據(jù)信號(hào)時(shí)，輸入輸出邏輯關(guān)系為輸入輸出邏輯關(guān)系為二變二變量的邏輯函數(shù)。量的邏輯函數(shù)。51 74lS151集成電路數(shù)

45、據(jù)選擇器集成電路數(shù)據(jù)選擇器輸輸入入輸輸出出使能使能G選選擇擇CBAY=100000D00001D10010D20011D30100D40101D50110D60111D7 功能表功能表(八選一）八選一）w70iiiDmY邏輯符號(hào)邏輯符號(hào)D0D1D2D3D4D5D6D774lS151GABCYW 輸出輸出Y Y的表達(dá)式的表達(dá)式522.74lS151集成電路數(shù)據(jù)選擇器的應(yīng)用集成電路數(shù)據(jù)選擇器的應(yīng)用例：試用例：試用74LS151實(shí)現(xiàn)真值表所示邏輯函數(shù)。實(shí)現(xiàn)真值表所示邏輯函數(shù)。 解：解：1)根據(jù)真值表寫出最小項(xiàng)表達(dá)式根據(jù)真值表寫出最小項(xiàng)表達(dá)式ABCY00000010010001111001101011

46、0111117643mmmmABCCABCBABCAY70iiiDmY2)根據(jù)根據(jù)74LS151選擇器的功能選擇器的功能將將最小項(xiàng)表達(dá)式最小項(xiàng)表達(dá)式轉(zhuǎn)換成對(duì)應(yīng)的輸出形式轉(zhuǎn)換成對(duì)應(yīng)的輸出形式Y(jié)=m3D3+m4D4+m6D6+m7D73)將將D3D4D6D7接接1，式中沒(méi)有出，式中沒(méi)有出現(xiàn)的最小項(xiàng)為現(xiàn)的最小項(xiàng)為m0m1m2m5，其對(duì)，其對(duì)應(yīng)的控制變量應(yīng)的控制變量D0D1D2D5接接0，由，由此畫出的邏輯圖。此畫出的邏輯圖。CBAY0 0 0 1 1 0 1 10D0D1D2D3D4D5D6D774lS151GABCYW53例：例：試用選擇器試用選擇器74LS151產(chǎn)生邏輯函數(shù)產(chǎn)生邏輯函數(shù)L=XYZ

47、+XYZ+XYXYZZXYZYXYZXLZYXL0 0 0 1 0 1 1 10WWWD0D1D2D3D4D5D6D774lS151GABCYW解：解：1)將已知函數(shù)變換成最小項(xiàng)表達(dá)式將已知函數(shù)變換成最小項(xiàng)表達(dá)式2)轉(zhuǎn)換成對(duì)應(yīng)的輸出形式轉(zhuǎn)換成對(duì)應(yīng)的輸出形式Y(jié)=m3D3+m5D5+m6D6+m7D73)將將D7、D6、D5、D3接接1，D4、D2、D1、D0接接0則則74LS151輸出與輸出與L的表達(dá)式完全相同。的表達(dá)式完全相同。邏輯電路圖：邏輯電路圖：54例例：試用選擇器試用選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù)( (允許反變量輸入）允許反變量輸入） L(A,B,C,D)=m(0，2，5

48、，7，9，12，15)2)轉(zhuǎn)換成對(duì)應(yīng)的輸出形式轉(zhuǎn)換成對(duì)應(yīng)的輸出形式Y(jié)=m0D+m1D+m2D+m3D+m4D+m6 6D+m7D3)將將D2=D3=D4=D7=D，D0=D1=D6=D，其余其余=0，邏輯電路圖：邏輯電路圖：CBALD D D D D 0 D D0解：解：1)將將已知函數(shù)變換成三變量（已知函數(shù)變換成三變量（A A、B B、C C）最小項(xiàng)表達(dá)式）最小項(xiàng)表達(dá)式 ABCDDCABDBCABCDADCBADCBADCBALD0D1D2D3D4D5D6D774lS151GABCYW554.6加法器加法器 計(jì)算機(jī)完成各種復(fù)雜運(yùn)算的基礎(chǔ)是算術(shù)加法運(yùn)算。完成算術(shù)計(jì)算機(jī)完成各種復(fù)雜運(yùn)算的基礎(chǔ)是算

49、術(shù)加法運(yùn)算。完成算術(shù)加法運(yùn)算的電路是加法器。加法運(yùn)算的電路是加法器。一、一、半加器半加器 若只考慮了兩個(gè)加數(shù)本身，不考慮由低位來(lái)的進(jìn)位，兩個(gè)若只考慮了兩個(gè)加數(shù)本身，不考慮由低位來(lái)的進(jìn)位，兩個(gè)1 1位二進(jìn)制數(shù)相加，稱為半加，實(shí)現(xiàn)半加運(yùn)算的邏輯電路稱為位二進(jìn)制數(shù)相加，稱為半加，實(shí)現(xiàn)半加運(yùn)算的邏輯電路稱為半加器。半加器。 A和和B分別為被加數(shù)及加數(shù)，分別為被加數(shù)及加數(shù)，S為和數(shù)，為和數(shù)，C為進(jìn)位數(shù)的半加器為進(jìn)位數(shù)的半加器真值表為真值表為 ABSC0000011010101101 邏輯表達(dá)式為邏輯表達(dá)式為ABCBABABAS 邏輯電路邏輯電路 COABSCABC 1 &S56二、二、全加器全加

50、器 全加器能進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根全加器能進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。 設(shè)設(shè)Ai和和Bi分別是被加數(shù)及加數(shù)，分別是被加數(shù)及加數(shù)，Ci為相鄰低位來(lái)的進(jìn)位數(shù)，為相鄰低位來(lái)的進(jìn)位數(shù)，Si為本位和數(shù)為本位和數(shù)(稱為全加和稱為全加和)，Ci+1為相鄰高位的進(jìn)位數(shù)，全加為相鄰高位的進(jìn)位數(shù)，全加器真值表為：器真值表為： 邏輯表達(dá)式為邏輯表達(dá)式為1111110011101010100110110010100110000000Ci真值表真值表SiAiBiCi+1iiiiCBAS)(iiiiiiiiiiiiiiiiiiiiiiiii+1BACBABACBABACBACBACBACBAC)()(邏輯電路邏輯電路C