第3章邏輯門電路

1、2022-5-913 . . 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路3.2 TTL邏輯門電路邏輯門電路（略）（略）*3.3 射極耦合邏輯門電路射極耦合邏輯門電路( (自學(xué)自學(xué)) )*3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路( (自學(xué)自學(xué)) )3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題2022-5-92教學(xué)基本要求：教學(xué)基本要求：1、了解半導(dǎo)體器件的開關(guān)特性。了解半導(dǎo)體器件的開關(guān)特性。2、熟練掌握熟練掌握基本邏輯門（與、或、與非、或非、異基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、或門）、三態(tài)門、OD

2、門（門（OC門）和傳輸門的邏輯門）和傳輸門的邏輯功能。功能。3、學(xué)會(huì)門電路邏輯功能分析方法。學(xué)會(huì)門電路邏輯功能分析方法。4、掌握掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。2022-5-933.1 MOS邏輯門邏輯門3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門的一般特性邏輯門的一般特性3.1.3 MOS開關(guān)開關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門電路邏輯門電路3.1.6 CMOS漏極開路門和三態(tài)輸出漏極開路門和三態(tài)輸出門電路門電路3.1.7 CMOS傳輸門傳輸門3.1.8 CMOS邏輯門電路的技

3、術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)2022-5-943.1.1 3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介概述概述: : TTLTTL電路問世幾十年來，經(jīng)過電路結(jié)構(gòu)的不斷改進(jìn)和集成工藝電路問世幾十年來，經(jīng)過電路結(jié)構(gòu)的不斷改進(jìn)和集成工藝的逐步完善，至今仍廣泛應(yīng)用，幾乎占據(jù)著數(shù)字集成電路領(lǐng)的逐步完善，至今仍廣泛應(yīng)用，幾乎占據(jù)著數(shù)字集成電路領(lǐng)域的半壁江山。域的半壁江山。 把若干個(gè)把若干個(gè)有源器件有源器件和和無源器件無源器件及其及其連線連線，按照一定的功能要，按照一定的功能要求，制做在同一塊半導(dǎo)體芯片上，這樣的產(chǎn)品叫求，制做在同一塊半導(dǎo)體芯片上，這樣的產(chǎn)品叫集成電路。集成電路。若它完成的功能是邏輯功能或數(shù)字

4、功能，若它完成的功能是邏輯功能或數(shù)字功能， 則稱為則稱為邏輯集成電邏輯集成電路路或或數(shù)字集成電路數(shù)字集成電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門。 集成邏輯門，按照其組成的有源器件的不同可分為兩大類：集成邏輯門，按照其組成的有源器件的不同可分為兩大類： 一類是一類是雙極性晶體管邏輯門雙極性晶體管邏輯門；另一類是；另一類是單極性絕緣柵場(chǎng)效應(yīng)單極性絕緣柵場(chǎng)效應(yīng)管邏輯門，簡(jiǎn)稱管邏輯門，簡(jiǎn)稱MOSMOS門門。 雙極性晶體管邏輯門主要有雙極性晶體管邏輯門主要有TTLTTL門門( (晶體管晶體管- -晶體管邏輯門晶體管邏輯門) )、ECLECL門門( (射極耦合邏輯門射極耦合

5、邏輯門) )和和IILIIL門門( (集成注入邏輯門集成注入邏輯門) )等。等。 單極性單極性MOSMOS門主要有門主要有PMOSPMOS門門(P(P溝道增強(qiáng)型溝道增強(qiáng)型MOSMOS管構(gòu)成的邏輯管構(gòu)成的邏輯門門) )、NMOSNMOS門門(N(N溝道增強(qiáng)型溝道增強(qiáng)型MOSMOS管構(gòu)成的邏輯門管構(gòu)成的邏輯門) )和和CMOSCMOS門門( (利利用用PMOSPMOS管和管和NMOSNMOS管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又叫做管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又叫做互補(bǔ)互補(bǔ)MOSMOS門。門。2022-5-951 1 、邏輯門、邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算

6、和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門2022-5-96 根據(jù)制造工藝不同可分為根據(jù)制造工藝不同可分為單極型單極型和和雙極型雙極型兩大類。兩大類。門電路中晶體管均工作在門電路中晶體管均工作在開關(guān)狀態(tài)開關(guān)狀態(tài)。首先介紹晶體管和場(chǎng)效應(yīng)管的首先介紹晶體管和場(chǎng)效應(yīng)管的開關(guān)特性開關(guān)特性。然后介紹兩類門電路。然后介紹兩類門電路。注意：各種門電路的工作原理，只要求注意：各種門電路的工作原理，只要求一般掌握

7、一般掌握；而各；而各種門電路的種門電路的外部特性外部特性和和應(yīng)用應(yīng)用是要求是要求重點(diǎn)重點(diǎn)。當(dāng)代門電路（所有數(shù)字電路）均已集成化。當(dāng)代門電路（所有數(shù)字電路）均已集成化。2022-5-97（1）CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 40004000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾

8、功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS（2）TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路2022-5-983.1.2 3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性 1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平 2. 2. 噪聲容限噪聲容限 3.3.傳輸延遲時(shí)間傳輸延遲時(shí)間 4. 4. 功耗功耗 5. 5. 延時(shí)延時(shí) 功耗積功耗積 6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)2022-5-99正邏輯

9、：正邏輯：高電平表示高電平表示1 1，低電平表示，低電平表示0 0負(fù)邏輯：負(fù)邏輯：高電平表示高電平表示0 0，低電平表示，低電平表示1 11. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平2022-5-910 vO vI 驅(qū)動(dòng)門驅(qū)動(dòng)門G1 負(fù)載門負(fù)載門G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIH(min)輸出低電平的上限值輸出低電平的上限值 VOL(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低

10、電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI 2022-5-911VNH 當(dāng)前一級(jí)門輸出高電平的最小當(dāng)前一級(jí)門輸出高電平的最小值時(shí)值時(shí)允許負(fù)向噪聲電壓的最大值允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪聲容限：負(fù)載門輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前一級(jí)門輸出低電平的最大當(dāng)前一級(jí)門輸出低電平的最大值時(shí)值時(shí)允許正向噪聲電壓的最大值允許正向噪聲電壓的最大值負(fù)載門輸入低電平時(shí)的噪聲容限負(fù)載門輸入低電平時(shí)的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(m

11、ax) 在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾能力。它表示門電路的抗干擾能力。 1 驅(qū)動(dòng)驅(qū)動(dòng)門門 vo 1 負(fù)載門負(fù)載門 vI 噪聲噪聲 2022-5-912類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間 傳輸延遲時(shí)間是表征門電路開關(guān)速度傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入形的作用下，其輸出波形

12、相對(duì)于輸入波形延遲了多長的時(shí)間波形延遲了多長的時(shí)間。CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 2022-5-9134. 4. 功耗功耗靜態(tài)功耗：靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。5. 5. 延時(shí)延時(shí) 功耗積功耗積是速度功耗綜合性的指標(biāo)是速度功耗綜合性的指標(biāo). .延時(shí)延時(shí) 功耗積功耗積，用符號(hào)，用符號(hào)DP表示表示扇入數(shù)：扇入數(shù)：取決于邏輯門的輸入

13、端的個(gè)數(shù)。取決于邏輯門的輸入端的個(gè)數(shù)。如：一個(gè)如：一個(gè)3 3輸入端的與非門，其扇入數(shù)輸入端的與非門，其扇入數(shù)N NI I為為3 3。6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)動(dòng)態(tài)功耗：動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對(duì)于對(duì)于TTL門電路來說，靜態(tài)功耗是主要的。門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電路有動(dòng)態(tài)功耗門電路有動(dòng)態(tài)功耗2022-5-914扇出數(shù)：扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)a)帶拉電流負(fù)載帶拉電流負(fù)載 當(dāng)

14、驅(qū)動(dòng)門輸出高電平時(shí)，將有電流當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，將有電流I IOHOH從驅(qū)動(dòng)門拉出而流入從驅(qū)動(dòng)門拉出而流入負(fù)載門。若負(fù)載門的個(gè)數(shù)增加，總的拉電流將增加，會(huì)引起輸負(fù)載門。若負(fù)載門的個(gè)數(shù)增加，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的個(gè)數(shù)。了負(fù)載門的個(gè)數(shù)。)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門輸出端的高電平電流驅(qū)動(dòng)門輸出端的高電平電流IIH : :負(fù)載門的輸入電流。負(fù)載門的輸入電流。負(fù)載門的輸入電流負(fù)載門的輸入電流2022-5-915(

15、b)帶灌電流負(fù)載帶灌電流負(fù)載)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門ILOLOL 當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，負(fù)載電流當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，負(fù)載電流I IOLOL流入驅(qū)動(dòng)門，它是負(fù)流入驅(qū)動(dòng)門，它是負(fù)載門輸入端電流載門輸入端電流I IILIL之和。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流之和。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流I IOLOL將增加，同時(shí)也將引起輸出低電壓將增加，同時(shí)也將引起輸出低電壓V VOLOL的升高。的升高。 故當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值故當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值時(shí)，驅(qū)動(dòng)門所能驅(qū)動(dòng)同類門的個(gè)數(shù)為：時(shí)，驅(qū)動(dòng)門所能驅(qū)動(dòng)同類門的個(gè)數(shù)為：IOL ：驅(qū)動(dòng)門的

16、輸出低電平電流：驅(qū)動(dòng)門的輸出低電平電流IIL ：負(fù)載門輸入端電流：負(fù)載門輸入端電流一般要計(jì)算才能得到扇出數(shù)，詳見教材一般要計(jì)算才能得到扇出數(shù)，詳見教材7474頁。頁。2022-5-916電路類型電源電壓/V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗延遲積/mW-ns直流噪聲容限 輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列5.2225500.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5

17、V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速CMOS5811038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較2022-5-9173.1.3 MOS開關(guān)及其等效電路開關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平（1 1）當(dāng)）當(dāng)I VT（a a）N N溝道溝道MOSMOS管開關(guān)電路管開關(guān)電路（b b）N N溝道溝道MOSMOS管的輸出特性曲線管的輸出特性曲線：i iD D = f = f (V(V

18、DSDS) ) 對(duì)應(yīng)不同的對(duì)應(yīng)不同的V VGSGS下的一組曲線下的一組曲線。Vi=VGs.Vo=VDs漏極漏極d柵極柵極g源極源極s開啟電壓（閥值電壓）：開始形成溝道時(shí)的柵極電壓。開啟電壓（閥值電壓）：開始形成溝道時(shí)的柵極電壓。VoVo（V Vdsds）與）與i iD D（漏極和源極（漏極和源極之間的電流）之間的關(guān)系之間的電流）之間的關(guān)系直流負(fù)載線直流負(fù)載線：VGSVT，iD = 0, : :i iD D 基本上由基本上由V VGSGS決定，決定，與與V VDSDS 關(guān)系不大關(guān)系不大: :當(dāng)VDS 較低（近似為0）,VGS 一定時(shí), 這個(gè)電阻受VGS 控制、可變。常數(shù)（電阻）DDSiV(恒流區(qū)

19、恒流區(qū))1.MOS1.MOS管的開關(guān)作用管的開關(guān)作用2022-5-918故：故：MOS管管D-S間相當(dāng)于一個(gè)由間相當(dāng)于一個(gè)由VI（vGS）控制的無觸點(diǎn)開關(guān)。控制的無觸點(diǎn)開關(guān)。MOS管工作在可變電阻區(qū)，相管工作在可變電阻區(qū)，相當(dāng)于開關(guān)當(dāng)于開關(guān)“閉合閉合”，輸出為低電平。，輸出為低電平。MOS管截止，相當(dāng)于開關(guān)管截止，相當(dāng)于開關(guān)“斷開斷開”，輸出為高電平。，輸出為高電平。a.當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：b.當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)：MOSMOS管輸入波形管輸入波形MOSMOS管輸出波形管輸出波形2.MOS2.MOS管的開關(guān)特性管的開關(guān)特性見右圖：由于見右圖：由于MOSMOS管的中

20、電容的存管的中電容的存在，使其在導(dǎo)通和閉合兩狀態(tài)間轉(zhuǎn)在，使其在導(dǎo)通和閉合兩狀態(tài)間轉(zhuǎn)換時(shí)，會(huì)受到電容充放電過程的影換時(shí)，會(huì)受到電容充放電過程的影響。故輸出電壓的波形與輸入端的響。故輸出電壓的波形與輸入端的理想波形已不一樣。（理想波形已不一樣。（上下沿變緩；上下沿變緩；滯后滯后）2022-5-9191.1.工作原理工作原理N N溝道管開啟電壓溝道管開啟電壓V VGS(th)NGS(th)N記為記為V VTNTN; ;P P溝道管開啟電壓溝道管開啟電壓V VGS(th)PGS(th)P記為記為V VTPTP; ;要求滿足要求滿足V VDDDD V VTNTN+|V+|VTPTP|;|;輸入低電平為輸

21、入低電平為0V0V；高電平為；高電平為V VDDDD; ;（1 1）輸入為低電平）輸入為低電平0V0V時(shí)；時(shí)；T T2 2截止；截止；T T1 1導(dǎo)通。導(dǎo)通。i iD D = 0 = 0， =V=VDDDD; ;O（2 2）輸入為高電平）輸入為高電平V VDDDD時(shí)；時(shí)；T T1 1截止；截止；T T2 2導(dǎo)通。導(dǎo)通。i iD D = 0 = 0， =0V;=0V;O結(jié)論：輸入與輸出間是邏輯非關(guān)系。結(jié)論：輸入與輸出間是邏輯非關(guān)系。3.1.4 CMOS 3.1.4 CMOS 反相器反相器由由N N溝道和溝道和P P溝道兩種溝道兩種MOSFETMOSFET組成的電路稱為組成的電路稱為互補(bǔ)互補(bǔ)MOS

22、MOS或或CMOSCMOS電路電路。TPTN柵極接?xùn)艠O接在一起在一起漏極接漏極接在一起在一起2022-5-920 特點(diǎn)：特點(diǎn)：靜態(tài)功耗近似為靜態(tài)功耗近似為0 0；電；電源電壓可在很寬的范圍內(nèi)選取。源電壓可在很寬的范圍內(nèi)選取。 在正常工作狀態(tài)，在正常工作狀態(tài)，T T1 1與與T T2 2輪輪流導(dǎo)通，即所謂流導(dǎo)通，即所謂互補(bǔ)互補(bǔ)狀態(tài)。狀態(tài)。 CC4000CC4000系列系列CMOSCMOS電路的電路的V VDDDD可可在在3 318V18V之間選取。之間選取。2022-5-921AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截

23、止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 V若若VTN = 2 V，VTP = 2 V，邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)(TPTNDDVVV有：有：2022-5-922P溝道溝道MOS管輸出特性曲線管輸出特性曲線輸入高電平時(shí)的工作情況輸入高電平時(shí)的工作情況輸入低電平時(shí)的工作情況輸入低電平時(shí)的工作情況TP為負(fù)載管時(shí)：為負(fù)載管時(shí)：2022-5-923)v(fvIO 電壓傳輸特性電壓傳輸特性2. 2. 電壓傳輸特性和電流傳輸特性電壓傳輸特性和電流傳輸特性T2截止，截止，T1導(dǎo)通。導(dǎo)通。T1截止，截止，T2導(dǎo)通導(dǎo)通總有一

24、只總有一只MOSMOS管截止，管截止，故故iD接近接近0 0值值總有一個(gè)總有一個(gè)MOSMOS管工作在飽管工作在飽和區(qū)，另一個(gè)管工作在和區(qū)，另一個(gè)管工作在可變電阻區(qū)。故可變電阻區(qū)。故i iD D較大較大功耗大功耗大閾值電壓閾值電壓閾值電壓為閾值電壓為V VDDDD 的一半，特性對(duì)稱的一半，特性對(duì)稱特點(diǎn)：特點(diǎn)：轉(zhuǎn)折區(qū)變化率大，特性更接近理想開關(guān)。轉(zhuǎn)折區(qū)變化率大，特性更接近理想開關(guān)。輸入電壓為輸入電壓為V VDDDD/2/2時(shí)，時(shí)，i iD D較大，因較大，因此不應(yīng)使其長期工作在此不應(yīng)使其長期工作在CDCD段。段。 在動(dòng)態(tài)情況下，電路的狀在動(dòng)態(tài)情況下，電路的狀態(tài)會(huì)通過態(tài)會(huì)通過BEBE段，使動(dòng)態(tài)功耗不

25、段，使動(dòng)態(tài)功耗不為為0 0；而且輸入信號(hào)頻率越高，；而且輸入信號(hào)頻率越高，動(dòng)態(tài)功耗也越大，這成為限制動(dòng)態(tài)功耗也越大，這成為限制電路扇出系數(shù)的主要因素。電路扇出系數(shù)的主要因素。2022-5-9243.CMOS3.CMOS反相器的工作速度反相器的工作速度 由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間（充電過程）開通時(shí)間（充電過程）與與關(guān)閉時(shí)間關(guān)閉時(shí)間（放電過程）（放電過程）是相等的。平均延遲時(shí)間：是相等的。平均延遲時(shí)間：10 ns。 CMOSCMOS反相器用于驅(qū)動(dòng)其他反相器用于驅(qū)動(dòng)其他MOSMOS器件時(shí)，帶電容負(fù)載。器件時(shí)，帶電容負(fù)載。負(fù)載電容負(fù)載電容充電充電2022-

26、5-925A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門與非門1.CMOS 1.CMOS 與非門與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&VTN = 2 VVTP = 2 V0V10VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問題輸入端增加有什么問題?3.1.5 CMOS 邏輯門邏輯門詳見教材詳見教材8080頁頁特點(diǎn)：特點(diǎn)：N N溝道管串聯(lián)、溝道管串聯(lián)、P P溝道管并聯(lián)溝道管并聯(lián)。

27、L=AB2022-5-926或非門或非門BAL 2.2.CMOS 或非門或非門+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題輸入端增加有什么問題?特點(diǎn)：特點(diǎn)：N N溝道管并聯(lián)、溝道管并聯(lián)、P P溝道管串聯(lián)。溝道管串聯(lián)。詳見教材詳見教材80頁頁2022-5-9273. 異或門

28、電路異或門電路BA BABAXBAL BABA BA =A B2022-5-9284.4.輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo CMOSCMOS邏輯門通常要接輸入、輸出保護(hù)電路和緩沖電路，以規(guī)邏輯門通常要接輸入、輸出保護(hù)電路和緩沖電路，以規(guī)范電路的輸入和輸出邏輯電平。即采用緩沖電路能統(tǒng)一參數(shù)，使范電路的輸入和輸出邏輯電平。即采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特

29、性。二極管保護(hù)電路二極管保護(hù)電路靜電保護(hù)二極管靜電保護(hù)二極管2022-5-929（1 1）輸入端保護(hù)電路）輸入端保護(hù)電路: :(a) 0 vI VDD + vDF 二極管導(dǎo)通電壓：二極管導(dǎo)通電壓：vDF(c) vI iB0條件飽 和放 大截 止工作狀態(tài)1.BJT1.BJT的開關(guān)條件的開關(guān)條件 0 iB CSI CSI2022-5-9462. BJT2. BJT的開關(guān)時(shí)間的開關(guān)時(shí)間從截止到導(dǎo)通從截止到導(dǎo)通開通時(shí)間開通時(shí)間ton(=td+tr)從導(dǎo)通到截止從導(dǎo)通到截止關(guān)閉時(shí)間關(guān)閉時(shí)間toff(= ts+tf)BJT飽和與截止兩種狀態(tài)的相飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時(shí)間才能完成?；マD(zhuǎn)換需要

30、一定的時(shí)間才能完成。2022-5-947CL的充、放電過程均需經(jīng)歷一定的充、放電過程均需經(jīng)歷一定的時(shí)間，必然會(huì)增加輸出電壓的時(shí)間，必然會(huì)增加輸出電壓 O波波形的上升時(shí)間和下降時(shí)間，導(dǎo)致基形的上升時(shí)間和下降時(shí)間，導(dǎo)致基本的本的BJT反相器的開關(guān)速度不高。反相器的開關(guān)速度不高。3.2.23.2.2基本基本BJTBJT反相器的動(dòng)態(tài)性能反相器的動(dòng)態(tài)性能若帶電容負(fù)載若帶電容負(fù)載故需設(shè)計(jì)有較快開關(guān)速度的實(shí)用型故需設(shè)計(jì)有較快開關(guān)速度的實(shí)用型TTL門電路。門電路。 2022-5-948輸出級(jí)輸出級(jí)T3、D、T4和和Rc4構(gòu)構(gòu)成推拉式的輸出級(jí)。成推拉式的輸出級(jí)。用于提高開關(guān)速度用于提高開關(guān)速度和帶負(fù)載能力。和帶

31、負(fù)載能力。中間級(jí)中間級(jí)T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集電結(jié)和發(fā)射的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作位相反的信號(hào)，作為為T T3 3和和T T4 4輸出級(jí)的輸出級(jí)的驅(qū)動(dòng)信號(hào)；驅(qū)動(dòng)信號(hào)； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負(fù)載 Re2 1K W VCC(5V) 輸入級(jí)輸入級(jí) 中間級(jí)中間級(jí)輸出級(jí)輸出級(jí) 3.2.3 TTL反相器的基本電路反相器的基本電路1. 1. 電路組成電路組成輸入級(jí)輸入級(jí)T1和電阻和電阻Rb1組成。用于提組成。用于提高電路的開關(guān)速度高電路的開關(guān)速度2022-

32、5-9492. TTL2. TTL反相器的工作原理（邏輯關(guān)系、性能改善）反相器的工作原理（邏輯關(guān)系、性能改善） （1 1）當(dāng)輸入為低電平（）當(dāng)輸入為低電平（ I I = 0.2 V）mA 0251 1B1CCB1.RvVi 0 BS1 IBS1B1IiT1 深度飽和深度飽和V 3.6V 70705DBE4B4O ).(vvvv截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T T1 1輸入高電平輸出輸出T2 、 T3截止，截止，T4 、D導(dǎo)通導(dǎo)通2022-5-950（2）當(dāng)輸入為高電平（）當(dāng)輸入為高電平（ I = 3.6 V） T2、T3飽和導(dǎo)通飽和導(dǎo)通 T1:倒置的放大狀態(tài)。倒置的放大狀態(tài)。 T4

33、和和D截止。截止。使輸出為低電平使輸出為低電平.vO=vC3=VCES3=0.2V2022-5-951輸入A輸出L0110邏輯真值表邏輯真值表 邏輯表達(dá)式邏輯表達(dá)式 L = A 飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入2022-5-952（3 3 ）采用輸入級(jí)以提高工作速度）采用輸入級(jí)以提高工作速度 當(dāng)當(dāng)TTL反相器反相器 I由由3.6V變變0.2V的瞬間的瞬間 T2、T3管的狀態(tài)變化滯管的狀態(tài)變化滯后于后于T1管，仍處于導(dǎo)通管，仍處于導(dǎo)通狀態(tài)。狀態(tài)。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大狀態(tài)。工作在放大狀態(tài)。T1管射極

34、電流（管射極電流（1+ 1 ） iB1很快地從很快地從T2的基區(qū)抽的基區(qū)抽走多余的存儲(chǔ)電荷走多余的存儲(chǔ)電荷,從而從而加速了輸出由低電平到加速了輸出由低電平到高電平的轉(zhuǎn)換。高電平的轉(zhuǎn)換。 2022-5-953（4 4）采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力）采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力當(dāng)當(dāng) O=0.2V時(shí)時(shí)當(dāng)輸出為低電平時(shí)，當(dāng)輸出為低電平時(shí)，T4截止，截止，T3飽和導(dǎo)通，其飽和電流全飽和導(dǎo)通，其飽和電流全部用來驅(qū)動(dòng)負(fù)載部用來驅(qū)動(dòng)負(fù)載a)帶負(fù)載能力帶負(fù)載能力2022-5-954當(dāng)當(dāng) O O=3.6V=3.6V時(shí)時(shí) O由低到高電平跳變的瞬間，由低到高電平跳變的瞬間，CL充電，其時(shí)間

35、常數(shù)很小使充電，其時(shí)間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)輸出波形上升沿陡直。而當(dāng) O由高變低后，由高變低后， CL很快放電，很快放電，輸出波形的下降沿也很好。輸出波形的下降沿也很好。 T T3 3截止，截止，T T4 4組成的電壓跟隨組成的電壓跟隨器的輸出電阻很小，輸出高器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。強(qiáng)。輸出端接負(fù)載輸出端接負(fù)載電容電容CL時(shí)時(shí)，b)輸出級(jí)對(duì)提高開關(guān)速度的作用輸出級(jí)對(duì)提高開關(guān)速度的作用2022-5-9551. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1e e bc eeb cA& BALB3.2.4 TTL邏輯門

36、電路邏輯門電路2022-5-956TTLTTL與非門電路的工作原理與非門電路的工作原理 任一輸入端為低電平時(shí):TTL與非門各級(jí)工作狀態(tài)與非門各級(jí)工作狀態(tài) IT1T2T4T5O輸入全為高電平 (3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平（0.2V）輸入有低電平 (0.2V)深飽和截止放大截止高電平（3.6V）當(dāng)全部輸入端為高電平時(shí)：當(dāng)全部輸入端為高電平時(shí)： 輸出低電平 輸出高電平 2022-5-9572. TTL或非門或非門 若若A、B中有一個(gè)為高電平中有一個(gè)為高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均將截止，T3截止。截止。 T4和和D飽和，飽和，輸出為高電平。輸

37、出為高電平。T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平。輸出為低電平。BAL 邏輯表達(dá)式邏輯表達(dá)式2022-5-958vOHvOL輸出為低電平輸出為低電平的邏輯門輸出的邏輯門輸出級(jí)的損壞級(jí)的損壞3.2.5 集電極開路門和三態(tài)門電路集電極開路門和三態(tài)門電路1.1.集電極開路門電路集電極開路門電路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 2022-5-959a） 集電極開

38、路與非門電路集電極開路與非門電路b） 使用時(shí)的外電路連接使用時(shí)的外電路連接C） 邏輯功能邏輯功能L = A BOC門輸出端連接實(shí)現(xiàn)線與門輸出端連接實(shí)現(xiàn)線與VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 2022-5-9602. 三態(tài)與非門三態(tài)與非門(TSL ) 當(dāng)當(dāng)CS= 3.6V時(shí)時(shí)CS數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門真值表三態(tài)與非門真值表 2022-5-961當(dāng)當(dāng)CS= 0.2V時(shí)時(shí)CS數(shù)據(jù)輸入端輸出端LA

39、B10010111011100高阻高電平高電平使能使能高阻狀態(tài)高阻狀態(tài)與非邏輯與非邏輯 ZL ABLCS = 0_CS =1真值表真值表邏輯符號(hào)邏輯符號(hào)ABCS & L EN2022-5-962特點(diǎn)特點(diǎn): :功耗低、速度快、驅(qū)動(dòng)力強(qiáng)功耗低、速度快、驅(qū)動(dòng)力強(qiáng)3.2.6 BiCMOS門電路門電路 I I為高電平為高電平: :MN、M1和和T2導(dǎo)通，導(dǎo)通，MP、M2和和T1截止，輸出截止，輸出 O O為低電平。為低電平。工作原理工作原理: :M1的導(dǎo)通的導(dǎo)通, , 迅速拉走迅速拉走T1的基區(qū)存儲(chǔ)的基區(qū)存儲(chǔ)電荷電荷; ; M2截止截止, , MN的輸出電流全的輸出電流全部作為部作為T2管的驅(qū)動(dòng)

40、電流管的驅(qū)動(dòng)電流, , M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換2022-5-963 I I為低電平為低電平: :MP、M2和和T1導(dǎo)通，導(dǎo)通，MN、M1和和T2截止，輸出截止，輸出 O O為高電平。為高電平。T2基區(qū)的存儲(chǔ)電荷通過基區(qū)的存儲(chǔ)電荷通過M2而消散。而消散。 M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換電電路的開關(guān)速度可得到改善路的開關(guān)速度可得到改善M1截止，截止，MP的輸出的輸出電流全部作為電流全部作為T1的驅(qū)動(dòng)電流。的驅(qū)動(dòng)電流。2022-5-9643.33.3射極耦合邏輯門電路（略）射極耦合邏輯門電路（略）3.43.4砷化鎵邏輯門電路（略）砷化鎵邏輯門電路（略）

41、2022-5-9653.5.1 正負(fù)邏輯問題正負(fù)邏輯問題3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.5.2 基本邏輯門的等效符號(hào)及其應(yīng)用基本邏輯門的等效符號(hào)及其應(yīng)用2022-5-9663.5.1 正負(fù)邏輯問題正負(fù)邏輯問題1. 1. 正負(fù)邏輯的規(guī)定正負(fù)邏輯的規(guī)定 0 01 1 1 10 0正邏輯正邏輯負(fù)邏輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負(fù)邏輯體制負(fù)邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示2022-5

42、-967 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯_或非門或非門采用負(fù)邏輯采用負(fù)邏輯與非與非 或非或非負(fù)邏輯負(fù)邏輯 正邏輯正邏輯2. 正負(fù)邏輯等效變換正負(fù)邏輯等效變換 與與 或或非非 非非2022-5-9683.5.2 基本邏輯門電路的等效符號(hào)及其應(yīng)用基本邏輯門電路的等效符號(hào)及其應(yīng)用1.基本邏輯門電路的等效符號(hào)基本邏輯門電路的等效符號(hào)ABL LA B & B A 與非門及

43、其等效符號(hào)與非門及其等效符號(hào) B A BAL 1 系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。 低電平有效，輸入端加小圓圈；高電平有效，輸入端不加低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。小圓圈。BA 2022-5-969BABAL B A LAB 1 或非門及其等效符號(hào)或非門及其等效符號(hào)BAL & B A 2022-5-970 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL 2022-5-971 & B A L 1

44、& B A & B A L 1 & B A & B A L & & B A 2.邏輯門等效符號(hào)的應(yīng)用邏輯門等效符號(hào)的應(yīng)用 利用邏輯門等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，利用邏輯門等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門的種類。以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門的種類。LA B & B A 2022-5-972 RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路控制電路0 AL1 RE3.邏輯門等效符號(hào)強(qiáng)調(diào)低電

45、平有效邏輯門等效符號(hào)強(qiáng)調(diào)低電平有效L=0下圖是一個(gè)可以控制數(shù)據(jù)傳輸?shù)碾娐?。下圖是一個(gè)可以控制數(shù)據(jù)傳輸?shù)碾娐?。允許信號(hào)允許信號(hào)請(qǐng)求信號(hào)請(qǐng)求信號(hào)輸入、輸出均為低有效的與門實(shí)際是或門的等效符號(hào)，輸入、輸出均為低有效的與門實(shí)際是或門的等效符號(hào)，在此用等效符號(hào)是為了強(qiáng)調(diào)在此用等效符號(hào)是為了強(qiáng)調(diào)低電平有效低電平有效有效輸出信號(hào)有效輸出信號(hào)有效輸入信號(hào)有效輸入信號(hào)詳見教材詳見教材110-111頁描述。頁描述。2022-5-973 RE & L G2 AL & AL G2 L RE & AL G2 L RE 如如RE、AL都要求高電平有效，都要求高電平有效，EN高電平有效高電平有效如如

46、RE、AL都要求低電平有效，都要求低電平有效，EN高電平有效高電平有效如如RE、AL都要求高電平有效，都要求高電平有效，EN低電平有效低電平有效可用或非可用或非門實(shí)現(xiàn)門實(shí)現(xiàn)2022-5-9743.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題3.6.2 門電路帶負(fù)載時(shí)的接口問題門電路帶負(fù)載時(shí)的接口問題2022-5-975 （1）驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。壓范圍，包括高、低電壓值（屬于電壓兼容性的問題

47、）。 在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和和CMOS兩種兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)，要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：接時(shí)，要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件： （2）驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌電流灌電流（屬于門電路的扇出數(shù)問題）。（屬于門電路的扇出數(shù)問題）。3.6.1 3.6.1 各種門電路之間的接口問題

48、各種門電路之間的接口問題1.1.驅(qū)動(dòng)器件和負(fù)載器件連接時(shí)要滿足的兩個(gè)條件驅(qū)動(dòng)器件和負(fù)載器件連接時(shí)要滿足的兩個(gè)條件2022-5-976vOvI驅(qū)動(dòng)門驅(qū)動(dòng)門 負(fù)載門負(fù)載門1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) （1）負(fù)載器件所要求的輸入電壓）負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)2022-5-977灌電流灌電流IILIOLIIL拉電流拉電流IIHIOHIIH101111n個(gè)個(gè)011101n個(gè)個(gè)（2）對(duì)負(fù)載器件提供足夠大的拉電流和灌電流）對(duì)負(fù)載器件提供足夠大的拉電流和灌電流 IOH(max)

49、IIH(total)IOL(max) IIL(total)2022-5-978 （2）驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流。）驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流。 驅(qū)動(dòng)電路驅(qū)動(dòng)電路 負(fù)載電路負(fù)載電路1）VOH(min) VIH(min)2）VOL(max) VIL(max)4） IOL(max) IIL(total) （1）驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、）驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平；低電平； IOH(max) IIH(total)3） 結(jié)論：結(jié)論：2022-5-9792. CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)TTL門門VOH（min)=4.9V VOL(

50、max) =0.1VTTL門（門（74系列）系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載帶拉電流負(fù)載輸出、輸入電壓輸出、輸入電壓帶灌電流負(fù)載帶灌電流負(fù)載?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS門門(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)2022-5-980例例 用一個(gè)用一個(gè)74HC00與非門電路驅(qū)動(dòng)一個(gè)與非門電路驅(qū)動(dòng)一個(gè)7

51、4系列系列TTL反反相器和六個(gè)相器和六個(gè)74LS系列邏輯門電路。試驗(yàn)算此時(shí)的系列邏輯門電路。試驗(yàn)算此時(shí)的CMOS門電路是否過載？門電路是否過載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=0.04mAIIL（max)=1.6mA74系列：系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VI

52、L(max)2022-5-981總的輸入電流總的輸入電流IIL(total)=1.6mA+6 0.4mA=4mA灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA74系列反相器系列反相器: IIL(max)=1.6mA74LS門：門： IIL(max)=0.4mA 故故CMOS驅(qū)動(dòng)驅(qū)動(dòng)TTL門電路未過載門電路未過載。但。但灌電

53、流灌電流時(shí)剛滿足條件，而在實(shí)際設(shè)計(jì)中要考慮留出一定時(shí)剛滿足條件，而在實(shí)際設(shè)計(jì)中要考慮留出一定的余量，即需要增加帶灌電流的能力?？稍诘挠嗔浚葱枰黾訋Ч嚯娏鞯哪芰?。可在CMOS門后加一個(gè)門后加一個(gè)TTL系列的同相緩沖器（因其系列的同相緩沖器（因其IOL(max)比比CMOS的的IOL(max) 大的多大的多）作驅(qū)動(dòng)器。作驅(qū)動(dòng)器。&111CMOS門門 74系列系列74LS74LS系列系列2022-5-9823. 3. TTL門驅(qū)動(dòng)門驅(qū)動(dòng)CMOS門門(如如74HC ）VOH(min)= =2.7V VIH(min)為為3.5VTTL（74LS ）： CMOS（7474HC）：其他參數(shù)其他參

54、數(shù)都能滿足，只有都能滿足，只有 VOH(min) VIH(min)不滿足。為解決該不滿足。為解決該問題，常在問題，常在TTL輸出端與輸出端與+5V電源之間接一個(gè)上拉電阻電源之間接一個(gè)上拉電阻RP。（ IO ：TTL輸出級(jí)輸出級(jí)T3截止管的漏電流）截止管的漏電流）IHOOHn(IIRVVPDD 因這兩個(gè)電流都很小，如因這兩個(gè)電流都很小，如RPRP取值不大，該項(xiàng)可忽略取值不大，該項(xiàng)可忽略2022-5-983結(jié)論： TTLTTL驅(qū)動(dòng)驅(qū)動(dòng)74HCT74HCT系列系列CMOSCMOS時(shí)，不需另加接口電時(shí)，不需另加接口電路。即常常用路。即常常用74HCT74HCT系列器件當(dāng)接口電路，以省去系列器件當(dāng)接口電

55、路，以省去上拉電阻。上拉電阻。2022-5-9841. 用門電路直接驅(qū)動(dòng)顯示器件用門電路直接驅(qū)動(dòng)顯示器件3.6.2 3.6.2 門電路帶負(fù)載時(shí)的接口電路門電路帶負(fù)載時(shí)的接口電路LED R vI 1 DFOHIVVR DOLFCCIVVVR 門電路的輸入為低電平，輸出為高電平時(shí)，門電路的輸入為低電平，輸出為高電平時(shí)，LED發(fā)光發(fā)光當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí)當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí),LED發(fā)光發(fā)光VCC LED R vI 1 限流電阻：限流電阻：LEDLED的正向壓降的正向壓降LEDLED的電流的電流2022-5-985解：解：LED正常發(fā)光需要幾正常發(fā)光需要幾mA的電流，并且導(dǎo)

56、通時(shí)的壓降的電流，并且導(dǎo)通時(shí)的壓降VF為為1.6V。根據(jù)附錄。根據(jù)附錄A查得，當(dāng)查得，當(dāng)VCC=5V時(shí)，時(shí)，VOL=0.1V，IOL(max)=4mA，因此因此ID取值不能超過取值不能超過4mA。限流電阻的最小值為。限流電阻的最小值為825mA4V10615 ).(R例例3.6.2 試用試用74HC04六個(gè)六個(gè)CMOS反相器中的一個(gè)作為接口反相器中的一個(gè)作為接口電路，使門電路的輸入為高電平時(shí)，電路，使門電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。導(dǎo)通發(fā)光。2022-5-9862. 2. 機(jī)電性負(fù)載接口機(jī)電性負(fù)載接口繼繼電電器器 限限流流電電阻阻 vI 1 1 用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能, ,而機(jī)電系統(tǒng)所而機(jī)電系統(tǒng)所需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)必須擴(kuò)大驅(qū)動(dòng)