ASIC課程設計報告三輸入與非門的設計與Hspice仿真

1、ASIC課程設計報告課程名稱： ASIC課程設計實驗名稱：三輸入與非門 的設計與 Hspice 仿真姓 名：學 號：班 級：指導教師：合肥工業(yè)大學電子科學與應用物理學院制一.設計目的學會使用電路設計與仿真軟件工具 Hspice,熟練地用網(wǎng)表文件來描述 模擬電路，并熟悉應用Hspice內(nèi)部元件庫。通過該實驗，掌握 Hspice的設 計方法，加深對課程知識的感性認識，增強電路設計與綜合分析能力。本次課程設計是用Hspice軟件來實現(xiàn)對三位與非門電路的設計與仿 真，熟悉用MO彝件來設計三位邏輯輸入與非門電路，了解用MO彝件設計與TTL與非門的優(yōu)缺點。二.設計原理1、三輸入與非門邏輯符號如下圖所示：O

2、UTPUTNAW32電路結(jié)構(gòu)此電路功能為三輸入與非門形式，輸入為 A,B,C,輸出為丫。用PMOS 和NMOST進行全互補連接方式，柵極相連作為輸入，電路上面是三個 PMOS聯(lián)，PMOS勺漏極與下面NMOS勺漏極相連彳為輸出，POMSf的源 極和襯底相連接高電平，NMOSf的源極與襯底相連接低電平；原理圖如 下圖2、三輸入與非門原理三輸入端CMOS1非門電路，其中包括三個串聯(lián)的 N溝道增強型MOS 管和三個并聯(lián)的P溝道增強型MOST。每個輸入端連到一個 N溝道和一個 P溝道MOST的柵極。當輸入端 A B C中只要有一個為低電平時，就會 使與它相連的NMOST截止，與它相連的PMOST導通，輸

3、出為高電平；僅 當A、B C全為高電平時，才會使三個串聯(lián)的 NMOST都導通，使三個并 聯(lián)的PMOST都截止，輸出為低電平。二、實驗步驟HSPICE簡介SPICE （Simulator Program with Integrated Circuit Emphasis,以集成電路為重點的模擬程序）模擬器最初于 20世紀70年代在berkeley開發(fā)完成，能夠求解描述晶體管、電阻、電容以及電壓源等分量的非線性微分方程。SPICE模擬器提供了許多對電路進行分析的方法，但是數(shù)字 VLSI電路設計者的主 要興趣卻只集中在直流分析（DC analysis和瞬態(tài)分析（transient analysis）兩

4、種方法上，這兩種分析方法能夠在輸入固定或?qū)崟r變化的情況 下對節(jié)點的電壓進行預測。SPICES序最初是使用FORTRAN言編寫的， 所以SPIC就有其自身的一些相關特點，尤其是在文件格式方面與 FORTRANt很多相似之處?，F(xiàn)在，大多數(shù)平臺都可以得到免費的 SPICE本，但是，往往只有商 業(yè)版本的SPICEET就有更強的數(shù)值U斂性。尤其是 HSPICE其在工業(yè)領域 的應用非常廣泛，就是因為其具有很好的收斂性，能夠支持最新的器件以及互連模型，同事還提供了大量的增強功能來評估和優(yōu)化電路。PSPIC曲是一個商業(yè)版本，但是其有面向?qū)W生的限制性免費版本。本章所有實例使用的都是HSPICE這些實例在平臺版本

5、的SPIC即可能不能正常運行。雖然各種SPICER擬器的細節(jié)隨著版本和操作平臺的不同而各不相同，但是所有版本的SPICER是這樣工作的：讀入一個輸入文件，生產(chǎn)一個包括模擬結(jié)果、警告信息和錯誤信息的列表文件。因為以前輸入文件經(jīng)常是以打孔卡片盒的方式提供給主機的，所以人們常常稱輸入文件為SPICE卡片盒（deck） ”，輸入文件中的每一行都是一張 韋片，輸入文件包含一個由各種組件和節(jié)點組成的網(wǎng)表。當然輸入文件也包含了一些模擬選項、分析指令以及器件模型。網(wǎng)吧可以通過手工的方式輸入，也可以從電路圖或者CAD工具的版圖（layout）中提取。一個好的SPICE卡片盒”就好像是一段好的軟件代碼，必須具有良

6、好的可讀性、可維護性以及可重用性。適當?shù)夭迦胍恍┳⑨尯涂瞻组g隔有助于提高 韋片盒”的可讀性。一般情況下，書寫 SPICE卡片盒”的最7好方法就是：先找一個功能完備、正確的“卡片盒 ”范例，然后在此基礎上對其進行修改。2、輸入網(wǎng)表文件（*.sp ）Hspice 讀入一個輸入網(wǎng)表文件，并將模擬結(jié)果存在一個輸出列表文件或圖形數(shù)據(jù)文件中，輸入文件 包含以下內(nèi)容：（ 1）電路網(wǎng)表（子電路和宏、電源等）（ 2）聲明所要使用的庫（ 3）說明要進行的分析（ 4）說明所要求的輸出輸入網(wǎng)表文件和庫文件可以由原理圖的網(wǎng)表生成器或文本編輯器產(chǎn)生。輸入網(wǎng)表文件中的第一行必須是標題行，并且.ALTER輔助模型只能出現(xiàn)在文

7、件最后的.END語句之前，除此之外，其它語句可以按任意順序排列。三 設計步驟1 、寫網(wǎng)表文件在文本文檔中寫出Hspice軟件所要求的網(wǎng)表文件，并另存為*sp文件 網(wǎng)表文件如下所示：* Simulation netlist and stimulusVCC VCC GND DC * 接地vss vss gnd dc 0* 在vss和gnd之間加上直流電壓*以下為分段線性源，分別表示在 a,b,c節(jié)點與gnd之間所加電壓隨時間 的變化va a GND pwl(0 0 0 3n 6n 0 0 9n 12n 0 0 15n 18n 0 )vb b gnd pwl(0 0 0 5n 10n 0 0 15n

8、VC C Gnd pwl(0 0 0 7n 14n 0)* 以下六行為電路連接關系描述語句* 模型語句，MXXX ND NG NS NB MNAME L=VAM 型為 PMOSM為元件名稱，ND NG NS NB分別是漏、柵、源和襯底節(jié)點。 pmos是模型名，L溝道長，W為溝道寬。M1 y a vcc vcc pmos w=3u l=M2 y b vcc vcc pmos w=3u l=M3 y c vcc vcc pmos w=3u l=* 模型語句，管子類型為NMOSM4 y a a2 vss nmos w=1u l=M5 a2 b b2 vss nmos w=1u l=M6 b2 c v

9、ss vss nmos w=1u l=* stimulus.tran 1p 20n*瞬態(tài)分析步長為1ps,時間為20ns.print tran v(A) v(B) v(C) v(Y) *輸出 A,B,C,Y 節(jié)點的節(jié)點電壓值* 以下為庫文件 * * NORMAL DEVICES LIB* * CORNER_LIB OF TYPICAL MODEL*.param toxp = toxn =+dxl = 0 dxw = 0+dvthn = 0 dvthp = 0+cjn = cjp =+cjswn = cjswp =+cgon = cgop =+cjgaten = cjgatep =+hdifn

10、= hdifp =*NMOS DEVICES MODEL*.MODEL nmos NMOS (+LEVEL = 49TNOM = 25XL=3E-8 + dxl+XW = 0 + dxwVERSION =TOX = toxn+CALCACM = 1 SFVTFLAG= 0 VFBFLAG = 1 +XJ = 1E-07 NCH = +17 LLN = 1+LWN = 1 WLN = 1 WWN = 1+LINT = WINT = MOBMOD = 1+BINUNIT = 2 DWG = 0 DWB = 0+VTH0 = +dvthn LVTH0 = WVTH0 =+PVTH0 = K1 = L

11、K1 =+WK1 = PK1 = K2 =+LK2 = WK2 = PK2 =+K3= 0 DVT0 = 0 DVT1 = 0+DVT2 = 0 DVT0W = 0 DVT1W = 0+DVT2W = 0 NLX = 0 W0 = 0+K3B = 0 VSAT = +04 LVSAT =+WVSAT = PVSAT = UA =+LUA = WUA = PUA =+UB = LUB = WUB =+PUB = UC = LUC =+WUC = PUC = RDSW =+PRWB = 0 PRWG = 0 WR =+U0= LU0 = WU0 =+PU0 = A0= LA0 =+WA0 = PA

12、0 = KETA =+LKETA = WKETA = PKETA =+A1= LA1 = A2 = 1+AGS = LAGS = WAGS =+PAGS = B0 = 0 B1 = 0+VOFF = LVOFF = WVOFF = +PVOFF = NFACTOR = LNFACTOR=CDSCD+WNFACTOR= PNFACTOR= CIT +LCIT = WCIT = PCIT = +CDSC = 0 CDSCB = 0 +ETA0 = LETA0 = WETA0 = +PETA0 = ETAB = LETAB = +WETAB = PETAB = DSUB = 0+PCLM = LPC

13、LM = WPCLM = +PPCLM = PDIBLC1 = 0 PDIBLC2 =PPDIBLC2=WPDIBLCB=PSCBE1 = +08+LPDIBLC2= WPDIBLC2= +PDIBLCB = LPDIBLCB= +PPDIBLCB= DROUT = 0 +LPSCBE1 = WPSCBE1 = PPSCBE1 = +PSCBE2 = LPSCBE2 = WPSCBE2 = +PPSCBE2 = PVAG = LPVAG = +WPVAG = PPVAG = DELTA = +LDELTA = WDELTA = PDELTA =+ALPHA0 = 0BETA0 = 30KT1+

14、LKT1 = WKT1 = PKT1 = +KT2 = LKT2 = WKT2 = +PKT2 = AT = +04 LAT = +WAT = PAT = UTE = +LUTE = WUTE = PUTE = +UA1 = LUA1 = WUA1 =+PUA1 = UB1 = 0 UC1 =+LUC1 = WUC1 = PUC1 =+KT1L = 0 PRT = -1E-18 CJ = cjn+MJ = PB = CJSW = cjswn+MJSW = PBSW = CJSWG = cjgaten+MJSWG = PBSWG = HDIF = hdifn+RS = 0 RD = 0+ACM

15、= 12 LDIF = RSH =+CTA = CTP = PTA =+PTP = N = 1 XTI = 3+CGDO = cgonCGSO = cgonCAPMOD = 0+NQSMOD = 0XPART = 1CF = 0+TLEV = 1 TLEVC = 1 JS = 1E- 06+JSW = 5E-11)*PMOS DEVICES MODEL*LEVEL = 49+XL = 3e-8+dxl +XW = 0+dxw toxp+CALCACM = 1 +XJ = 1E-7 +LLN = 1 +WWN = 1 +MOBMOD = 1 +DWB = 0.MODEL pmos PMOS (

16、+VERSION =TNOM = 25 TOX =SFVTFLAG= 0 VFBFLAG = 1NCH =LWN = 1 WLN = 1LINT = WINT =BINUNIT = 2 DWG = 0VTH0 = LVTH0 =+WVTH0 = PVTH0 = K1 =+LK1 = WK1+K2= LK2+PK2 = K3+DVT1 = 0+DVT1W = 0+W0= 0= PK1 = WK2 = 0 DVT0DVT2 = 0DVT2W = 0K3B = 0= 0DVT0W = 0NLX = 0VSAT =+LVSAT = WVSAT = PVSAT =+UA = LUA = WUA =+PU

17、A = UB = LUB = +WUB=PUB=UC=+LUC=WUC=PUC=+RDSW = PRWB = 0 PRWG = 0 +WR= 1 U0 =LU0=+WU0=PU0=A0=+LA0=WA0 =PA0=+KETA = LKETA = WKETA = +PKETA = A1= 0A2 =+AGS = LAGS = WAGS = +PAGS = B0 = 0B1 = 0+VOFF = LVOFF = WVOFF = +PVOFF = NFACTOR = LNFACTOR= +WNFACTOR= PNFACTOR= CIT = +LCIT = WCIT = PCIT = +CDSC =

18、0 CDSCB = 0 CDSCD = 0 +ETA0 = LETA0 = WETA0 = +PETA0 = ETAB = LETAB = +WETAB = PETAB = DSUB = 0 +PCLM = LPCLM = WPCLM = +PPCLM = PDIBLC1 = 0 PDIBLC2 = +LPDIBLC2= WPDIBLC2= PPDIBLC2= +PDIBLCB = DROUT = 0 PSCBE1 = +PSCBE2 = 1E-20 PVAG = 0 DELTA = +ALPHA0 = 0 BETA0 = 30 KT1 = +LKT1 = WKT1 = PKT1 = +KT2

19、 =AT = 1E4UTE =+UA1 = UB1 = LUB1 = +WUB1 = PUB1 = UC1 = +KT1L = 0 PRT = 0 CJ = cjp +MJ = PB = CJSW = cjswp +MJSW = PBSW = CJSWG = cjgatep +MJSWG = PBSWG = HDIF = hdifp +LDIF = ACM = 12 RS = 0 +RD = 0 RSH = CTA = +CTP = PTA =PTP =+CGDO = cgop CGSO = cgop +CAPMOD = 0 NQSMOD = 0 XPART = 1 +CF = 0 N = 1

20、 XTI = 3+TLEV 7 +JSW=1=5E-12TLEVC = 1)JS = 3E-.END四.仿真分析1、打開網(wǎng)表文件與仿真進入Hspice軟件點擊open打開上面的網(wǎng)表文件，仿真，如下圖所示:點擊上圖中Avanwaves如下圖所示，節(jié)點分析表:如上圖顯示，表中的a2,b,b2分別表示節(jié)點a,b,c的輸入電壓，c表示節(jié) 點y的輸出電壓,0代表地，vcc為高電平。加入輸入輸出波形，如下圖所示：上圖前三條波形分別是節(jié)點a,b,c輸入的節(jié)點電壓，第四條波形為節(jié)點 y 的輸出電壓，由上述波形圖可以清楚地看到當輸入A, B, C都為1時，輸出Y為0,當輸入有一個為0時，輸出為1。實現(xiàn)了三輸入與門的基本 邏輯功能。2.修改器件參數(shù)對電路性能的影響分析MO甯寬長比影響著仿真后波形的性能，寬長比設置合適仿真后輸出 波形就更能夠反映出器件的功能，能夠更好地實現(xiàn)邏輯功能， 使其高電平、低電平值接近理想值（即高電平更高，低電平更低）。Mp onWui * Mn off國 J1H五、課程設計總結(jié)通過本次課程設計，使用了電路設計與仿真軟件 HSPICE并練習用網(wǎng) 表文件來描述模擬電路，用 MO舜件來設計三位邏輯輸入與非門電路，使 我對