第7講編碼器與譯碼器.

1、第第7講講 編碼器與譯碼器編碼器與譯碼器7-1 7-1 編碼器編碼器7-2 7-2 譯碼器譯碼器7-1 7-1 編碼器編碼器 編碼：把二進(jìn)制碼按一定的規(guī)律編排，使每級(jí)編碼：把二進(jìn)制碼按一定的規(guī)律編排，使每級(jí)代碼具有一特定的含義（代表某個(gè)數(shù)或控制信號(hào)）代碼具有一特定的含義（代表某個(gè)數(shù)或控制信號(hào)）稱謂編碼。稱謂編碼。如：如：8421BCD8421BCD碼中用碼中用10001000表示數(shù)字表示數(shù)字8 8如：如：ASCIIASCII碼中用碼中用100 0001100 0001表示字母表示字母A A等等編碼器：編碼器：具有編碼功能的邏輯電路。具有編碼功能的邏輯電路。編碼器的邏輯功能：編碼器的邏輯功能：能

2、將每一組輸入信息變換為能將每一組輸入信息變換為相應(yīng)二進(jìn)制的代碼輸出。相應(yīng)二進(jìn)制的代碼輸出。如如4 4線線-2-2線編碼器線編碼器：將輸入的：將輸入的4 4個(gè)狀態(tài)分別編成個(gè)狀態(tài)分別編成4 4個(gè)個(gè)2 2位二進(jìn)制數(shù)碼輸出；位二進(jìn)制數(shù)碼輸出；如如8 8線線-3-3線編碼器線編碼器：將輸入的：將輸入的8 8個(gè)狀態(tài)分別編成個(gè)狀態(tài)分別編成8 8個(gè)個(gè)3 3位二進(jìn)制數(shù)碼輸出；位二進(jìn)制數(shù)碼輸出；如如BCDBCD編碼器編碼器：將：將1010個(gè)輸入分別編成個(gè)輸入分別編成1010個(gè)個(gè)4 4位位8421BCD8421BCD碼輸出。碼輸出。編碼器的分類(lèi)：編碼器的分類(lèi)：普通編碼器：普通編碼器：任何時(shí)候只允許一個(gè)編碼輸入信號(hào)任

3、何時(shí)候只允許一個(gè)編碼輸入信號(hào)有效，否則輸出就會(huì)發(fā)生混亂。有效，否則輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編信號(hào)。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。最高的一個(gè)進(jìn)行編碼。普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器二進(jìn)制編碼器的結(jié)構(gòu)框圖二進(jìn)制編碼器的結(jié)構(gòu)框圖普通二進(jìn)制編碼器普通二進(jìn)制編碼器編碼器的工作原理：編碼器的工作原理：I0 I1 Yn-1 Y0 Y1 1n2 - -I二進(jìn)制二進(jìn)制 編碼器編

4、碼器 2n個(gè)個(gè) 輸入輸入 n位二進(jìn)位二進(jìn)制碼輸出制碼輸出 （1 1）邏輯框圖）邏輯框圖 Y1 Y0 I0 I1 I2 I3 4 4輸輸入入二進(jìn)制碼輸二進(jìn)制碼輸出出（2 2）邏輯功能表）邏輯功能表I0 I1I2I3Y1Y01000010000100001Y1Y000011011編碼器的輸入為高電平有效。編碼器的輸入為高電平有效。7.1.1 7.1.1 普通普通4 4線線-2-2線編碼器線編碼器( (設(shè)計(jì)）設(shè)計(jì)）：輸入輸入輸出輸出I0 I1 I2 I3 Y1 Y0 1000010000100001001101014 4線線-2-2線編碼器真值表線編碼器真值表321032101321032100II

5、IIIIIIYIIIIIIIIY（3 3） 邏輯圖邏輯圖 I0 I1 I2 I3 1 1 1 1 & & & 1 1 Y0 Y1 & 該電路存在的問(wèn)題一：該電路存在的問(wèn)題一：當(dāng)所有的輸入都為當(dāng)所有的輸入都為0 0時(shí)，電路的輸出時(shí)，電路的輸出Y Y1 1Y Y0 0 = = ？Y Y1 1Y Y0 0 = 00= 00和真值表中第和真值表中第一行的輸出編碼一行的輸出編碼相同，無(wú)法區(qū)分相同，無(wú)法區(qū)分是哪個(gè)輸入信號(hào)是哪個(gè)輸入信號(hào)的編碼。的編碼。 I0 I1 I2 I3 1 1 1 1 & & & 1 1 Y0 Y1 & 當(dāng)所有的輸入都當(dāng)所有的輸入都為為1時(shí)，時(shí)，Y1Y0 = ？Y1Y0 = 00無(wú)法

6、輸出有效無(wú)法輸出有效編碼。編碼。普通編碼器不能同時(shí)輸入兩個(gè)已上的有效編碼信號(hào)普通編碼器不能同時(shí)輸入兩個(gè)已上的有效編碼信號(hào) I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0時(shí)，時(shí)，Y1Y0 = ？Y1Y0 = 001100000000000000000011該電路存在的問(wèn)題二：該電路存在的問(wèn)題二：優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 如果有兩個(gè)或更多輸入信號(hào)有效，將會(huì)出現(xiàn)輸出混亂。如果有兩個(gè)或更多輸入信號(hào)有效，將會(huì)出現(xiàn)輸出混亂。 必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后

7、次序，即優(yōu)先級(jí)別。序，即優(yōu)先級(jí)別。 識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。的邏輯部件稱為優(yōu)先編碼器。7.1.2 優(yōu)先編碼器優(yōu)先編碼器識(shí)別請(qǐng)求信號(hào)的優(yōu)先級(jí)別并進(jìn)行編碼的邏輯部件。識(shí)別請(qǐng)求信號(hào)的優(yōu)先級(jí)別并進(jìn)行編碼的邏輯部件。1 1、4 4 線線2 2 線優(yōu)先編碼器線優(yōu)先編碼器( (設(shè)計(jì)）設(shè)計(jì)）（1 1）列出功能表）列出功能表輸 入輸 出I0I1I2I3Y1Y010000010001101011133210IIIIY 3321IIIY 高高低低（2 2）寫(xiě)出邏輯表達(dá)式）寫(xiě)出邏輯表達(dá)式（3 3）畫(huà)出邏輯電路（略）畫(huà)出邏輯電

8、路（略）輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3輸入為編碼信號(hào)輸入為編碼信號(hào)I3 I0 輸出為輸出為Y1 Y0VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引腳排列圖(b) 邏輯

9、功能示意圖S為使能輸入端，低電平有效。為使能輸入端，低電平有效。YS為使能輸出端，通常接至低為使能輸出端，通常接至低位芯片的端。位芯片的端。YS和和S配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。為擴(kuò)展輸出端，是控制標(biāo)志。 YEX 0表示是編表示是編碼輸出；碼輸出； YEX 1表示不是編碼輸出。表示不是編碼輸出。 2、集成、集成8線線3線優(yōu)先編碼器線優(yōu)先編碼器74LS148及應(yīng)用。及應(yīng)用。 10線線4線編碼器是將十進(jìn)制數(shù)碼轉(zhuǎn)換為二進(jìn)制代線編碼器是將十進(jìn)制數(shù)碼轉(zhuǎn)換為二進(jìn)制代碼的組合邏輯電路。常用的集成芯片有碼的組合邏輯電路

10、。常用的集成芯片有74LS147等。等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 9A I I I I D U1234CC空空腳腳GND B C I I I I I98765I1I9為輸入信號(hào)端；為輸入信號(hào)端；AD為輸出端，均為低電平有效。為輸出端，均為低電平有效。7.1.3 二二-十進(jìn)制編碼器十進(jìn)制編碼器二二-十進(jìn)制編碼器的作用：十進(jìn)制編碼器的作用：將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的將十個(gè)狀態(tài)（對(duì)應(yīng)于十進(jìn)制的十個(gè)代碼）編制成十個(gè)代碼）編制成BCD碼。碼。輸入輸入輸出輸出 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0

11、1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0ABCDIIIIIIIII 987654321例例 試用兩片試用兩片74LS148組成組成16線線4線優(yōu)先編碼器。線優(yōu)先編碼器。 均無(wú)信號(hào)時(shí)，才允許對(duì)均無(wú)信號(hào)時(shí)，才允許對(duì) 輸入信號(hào)編碼。輸入信號(hào)編碼。7A0A15A8A優(yōu)先權(quán)最高00101111111001 1 1 11 0 1(1)片處于編碼狀態(tài)片處于編碼狀態(tài),(2)片被封鎖。片被封鎖。1 1

12、 1 1 1 1 1 110(2)片處于編碼狀態(tài)片處于編碼狀態(tài)111010010101 11 0 1 0 1譯碼譯碼：將二進(jìn)制代碼翻譯成對(duì)應(yīng)的輸出信：將二進(jìn)制代碼翻譯成對(duì)應(yīng)的輸出信號(hào)的過(guò)程。譯碼是編碼的逆過(guò)程。號(hào)的過(guò)程。譯碼是編碼的逆過(guò)程。 實(shí)現(xiàn)譯碼操作的電路稱為實(shí)現(xiàn)譯碼操作的電路稱為譯碼器譯碼器。 常用的譯碼器有常用的譯碼器有:二進(jìn)制譯碼器二進(jìn)制譯碼器、二二十進(jìn)制譯碼器十進(jìn)制譯碼器、顯示譯碼器顯示譯碼器三類(lèi)。三類(lèi)。7-2 7-2 譯碼器譯碼器7.2.1 二進(jìn)制譯碼器二進(jìn)制譯碼器 輸入端：輸入端：n 輸出端：輸出端：2n 二進(jìn)制譯碼器的輸入端為二進(jìn)制譯碼器的輸入端為n n個(gè)，則輸出端為個(gè)，則輸

13、出端為2 2n n個(gè)，個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2 2n n個(gè)輸出中只有個(gè)輸出中只有一個(gè)為一個(gè)為1 1（或?yàn)椋ɑ驗(yàn)? 0），其余全為），其余全為0 0（或?yàn)椋ɑ驗(yàn)? 1）。）。常用類(lèi)型常用類(lèi)型:2線線 4線譯碼器線譯碼器 型號(hào)型號(hào): 74LS1393 線線 8線譯碼器線譯碼器 型號(hào)型號(hào): 74LS1384 線線 16線譯碼器線譯碼器 型號(hào)型號(hào): 74LS154一、一、2 2線線 - 4- 4線譯碼器的邏輯電路線譯碼器的邏輯電路( (分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y 0111110101101011011001

14、11000011111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表010AAEY 011AAEY 012AAEY 013AAEY 000110111111111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表0111二、集成二進(jìn)制譯碼器二、集成二進(jìn)制譯碼器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S2 S3 S1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3 S1 Y0 Y1 Y

15、2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3 S1 (a) 引腳排列圖引腳排列圖 (b) 邏輯功能示意圖邏輯功能示意圖 真值表真值表輸輸入入：自然二進(jìn)制碼：自然二進(jìn)制碼322SSG 輸輸出出：低電平有效低電平有效分清分清 輸入端輸入端、輸出輸出 端端和和 控制端控制端；輸出端是輸出端是低電平低電平還是還是高電平高電平有效？各輸出端的邏輯表達(dá)式？有效？各輸出端的邏輯表達(dá)式？集成電路的集成電路的基本邏輯功能基本邏輯功能？控制端的控制端的邏輯功能？邏輯功能？0120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY

16、0127AAAY 各輸出端的邏輯表達(dá)式：各輸出端的邏輯表達(dá)式：A2、A1、A0為二進(jìn)制譯碼輸入端，為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電為譯碼輸出端（低電平有效），平有效），S1、 、 為選通控制端。當(dāng)為選通控制端。當(dāng)S11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)時(shí)，譯碼器處于工作狀態(tài)；當(dāng)S10、 時(shí)，譯碼器時(shí)，譯碼器處于禁止?fàn)顟B(tài)。處于禁止?fàn)顟B(tài)。07YY2S3S032 SS132 SS 將輸入的將輸入的4位位BCD碼翻譯成碼翻譯成09十個(gè)十進(jìn)制十個(gè)十進(jìn)制數(shù)的電路稱為數(shù)的電路稱為二二-十進(jìn)制譯碼器十進(jìn)制譯碼器。由于二。由于二-十進(jìn)制十進(jìn)制譯碼器有譯碼器有4個(gè)輸入端，個(gè)輸入端，10個(gè)輸出端，所以又稱為個(gè)輸

17、出端，所以又稱為4線線-10線譯碼器。線譯碼器。 常用的集成二常用的集成二-十進(jìn)制譯碼器為十進(jìn)制譯碼器為74LS42，其邏輯，其邏輯圖如圖所示。圖如圖所示。 7.2.2 二十進(jìn)制譯碼器二十進(jìn)制譯碼器集成集成8421 BCD碼譯碼器碼譯碼器74LS42&Y0Y7Y6Y5Y4Y3Y2Y1Y8Y9&11111111A1A2A3圖 4-16410譯碼器BCD輸入A2A3A1A0Y0Y1Y3Y2Y4Y5Y6Y7Y8Y9A0集成譯碼器集成譯碼器74LS42引腳圖及邏輯符號(hào)引腳圖及邏輯符號(hào) 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3

18、 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引腳排列圖(b) 邏輯功能示意圖74LS42的真值表及輸出表達(dá)式的真值表及輸出表達(dá)式 012390123801237012301235012340123301230123101230AAAAY AAAAYAAAAY AAAAYAAAAY AAAAYAAAAY AAAAYAAAAY AAAAY 62 7.2.3 顯示譯碼器顯示譯碼器二二-十十進(jìn)制編碼

19、進(jìn)制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們?cè)跀?shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器顯示譯碼器。顯示器件：顯示器件：常用的是常用的是七段七段顯示器件。顯示器件。bcdefgaabcdefgYa-Yg: Ya-Yg: 控制信號(hào)控制信號(hào)高電平時(shí)高電平時(shí), ,對(duì)應(yīng)的對(duì)應(yīng)的LEDLED亮亮低電平時(shí)低電平時(shí), ,對(duì)應(yīng)的對(duì)應(yīng)的LEDLED滅滅發(fā)光二極管發(fā)光二極管510510 YaYaYbYbYgYga ab bg g510510 510510 七段顯示器件的工作原理：七段顯示器件的工作原理：譯譯

20、碼碼 器器A A3 3A A2 2A A1 1A A0 0A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)要設(shè)計(jì)的七段數(shù)碼管顯示譯碼器要設(shè)計(jì)的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器a ab bc cd de ef fg gYaYaYbYbYcYcYdYdYeYeYfYfYgYgabcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段顯示器件的工作原理：七段顯示器件的工作原理：1 1 1 1 0 0 11 1 1 0 0 0 00 1 1 0 0 1 1 1 0 1 1 0 1 11 0 1 1 1 1 1

21、1 1 1 1 1 1 11 1 1 1 0 1 1字型字型A3A2A1A001234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1七段顯示譯碼器七段顯示譯碼器的集的集成電路成電路74LS4874LS4874LS48(T339)GNDVcc電源電源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBIBRIB為為0 0時(shí)，使時(shí)，使Ya-Yg=0Ya-Yg=0，全滅。，全滅。IBR 為為0 0且且A A3 3A A0 00 0時(shí)，使時(shí)，使Ya-Yg=0Y

22、a-Yg=0，全滅。，全滅?？刂贫丝刂贫丝刂贫丝刂贫溯斎霐?shù)據(jù)輸入數(shù)據(jù)輸出輸出為為0 0時(shí)，使時(shí)，使Ya-Yg=1,Ya-Yg=1,亮亮“8 8”，說(shuō)明工作正常。，說(shuō)明工作正常。LT：測(cè)試端：測(cè)試端LTIB：滅燈端：滅燈端( (輸入輸入) )IBR：滅零輸入端：滅零輸入端：滅零輸出端：滅零輸出端YBR控制端功能控制端功能74LS48(T339)GNDVcc電源電源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBRIB/ YBRYBR，當(dāng)，當(dāng)I IBRBR0 0且且A A3 3A A0 00 0時(shí)，時(shí)，Y YBRBR0 0；否則；否則Y YBRBR1 1

23、 1 0 0 0 0 0 0 0 0 1 0 0 小 數(shù) 點(diǎn) 0 0 1 1 0 1 1 1 0 0 0 0 LT IRB YRB A3A2A1A0 LT IRB YRB A3A2A1A0 LT YRB IRB A3A2A1A0 LT YRB IRB A3A2A1A0 LT YRB IRB A3A2A1A0 LT IRB YRB A3A2A1A0 實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效0消隱”功能的例子：全滅全滅全滅0000000000010000整數(shù)部分：高位的整數(shù)部分：高位的BRBYI /與低位的與低位的BRI相連相連 小數(shù)部分：低位的小數(shù)部分：低位的BRBYI /與高位的與高位的BRI相連相連 七段顯

24、示譯碼器七段顯示譯碼器74LS4874LS48與數(shù)碼管的連接與數(shù)碼管的連接5V5Va ab bc cd de ef fg g74LS4874LS48(T339)(T339)GNDGNDVccVcc電源電源5V5VA A3 3A A2 2A A1 1A A0 0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTLTI IB BI IBRBR輸入信號(hào)輸入信號(hào)此三控制端不用時(shí)，此三控制端不用時(shí)，通過(guò)電阻接高電平。通過(guò)電阻接高電平。BCDBCD碼碼7.2.4 中規(guī)模譯碼器的應(yīng)用中規(guī)模譯碼器的應(yīng)用 由于譯碼器輸出的由于譯碼器輸出的2n個(gè)最小項(xiàng)，而任一邏輯函數(shù)個(gè)最小項(xiàng)，而任一邏輯函數(shù)總能表示成最

25、小項(xiàng)之和的形式，因此，輔以適當(dāng)?shù)目偰鼙硎境勺钚№?xiàng)之和的形式，因此，輔以適當(dāng)?shù)腟SI門(mén)，即可以實(shí)現(xiàn)任何組合邏輯函數(shù)。門(mén)，即可以實(shí)現(xiàn)任何組合邏輯函數(shù)。 中規(guī)模組件都是為了實(shí)現(xiàn)專門(mén)的邏輯功能而設(shè)計(jì)，中規(guī)模組件都是為了實(shí)現(xiàn)專門(mén)的邏輯功能而設(shè)計(jì)，但是通過(guò)適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。但是通過(guò)適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。線、提高可靠性。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能使能 譯碼輸出譯碼輸出 A0A1A2 A3 “1” 譯碼輸入

26、譯碼輸入 A0A1A2 S1 S2 S3 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 S1 S2 S3 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 4 線-16 線譯碼器3 3線線8 8線譯碼器的線譯碼器的 含三變量函數(shù)的全部最小項(xiàng)。含三變量函數(shù)的全部最小項(xiàng)。Y Y0 0Y Y7 7基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)?；谶@一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。用用74LS138譯碼器實(shí)現(xiàn)邏輯函數(shù)譯碼器實(shí)現(xiàn)邏輯函數(shù)0120AAAY 0m 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S1 S2 S3 A0 A1 A2 A0 +5V Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .當(dāng)控制端如圖接法時(shí)當(dāng)控制端如圖接法時(shí)邏輯函數(shù)邏輯函數(shù)FABBCAC