微機(jī)原理存儲器

1、第四章第四章 存儲器存儲器本章主要知識點(diǎn)：本章主要知識點(diǎn)：1、存儲器的工作原理、讀/寫操作的基本過程；2、地址譯碼電路設(shè)計(jì)；3、8086存儲器的擴(kuò)展設(shè)計(jì)方法本章學(xué)習(xí)的重點(diǎn)：本章學(xué)習(xí)的重點(diǎn)：1、存儲器的工作原理、讀/寫操作的基本過程2、RAM、ROM芯片的組成特點(diǎn)、工作過程、典型芯片的引腳信號、基本概念。3、8086與存儲器硬件電路的奇偶設(shè)計(jì)基本原理。4、存儲器的擴(kuò)展電路設(shè)計(jì)原理 4.1 4.1 存儲器的基本概念存儲器的基本概念問題的提出問題的提出: :CPU可以實(shí)現(xiàn)二進(jìn)制算術(shù)運(yùn)算,如要滿足更復(fù)雜的運(yùn)算,參與運(yùn)算的數(shù)據(jù)和運(yùn)算的結(jié)果放到什么地方?完成運(yùn)算的指令(程序),放到什么地方?某些數(shù)據(jù)需隨時

2、存放或取出，某些數(shù)據(jù)又要求不能由于計(jì)算機(jī)的運(yùn)行而改變，如何實(shí)現(xiàn)這個要求?解決的方法解決的方法: :給CPU配備必要的數(shù)據(jù)存儲設(shè)備存儲器:隨機(jī)存儲器和只讀存儲器隨機(jī)存儲器和只讀存儲器。存儲器就是用來存儲程序和數(shù)據(jù)的電子器件。 按照存取速度和用途可把存儲器分為兩大類：內(nèi)存儲器（簡稱內(nèi)存，又稱主存儲器）和外存儲器。 存儲器的容量越大，記憶的信息也就越多，計(jì)算機(jī)的功能也就越強(qiáng)。 內(nèi)存儲器也稱為半導(dǎo)體存儲器，是一種大規(guī)模內(nèi)存儲器也稱為半導(dǎo)體存儲器，是一種大規(guī)模集成電路，存儲范圍從集成電路，存儲范圍從1KB1KB到高達(dá)幾到高達(dá)幾GBGB的容量。的容量。 外存儲器是一種磁介質(zhì)或光介質(zhì)的存儲器，稱為軟盤、硬盤

3、、光盤等。本課程只學(xué)習(xí)內(nèi)存儲器，外存儲器感興趣的同學(xué)可參閱相關(guān)書籍自學(xué)。4.1.2 4.1.2 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類半導(dǎo)體存儲器按工作性能分為兩大類半導(dǎo)體存儲器按工作性能分為兩大類1可讀寫存儲器RAM (Random Access Memory，又稱為隨機(jī)存取存儲器，簡稱RAM)2只讀存儲器ROM (Read Only Memory，簡稱ROM) 1）掩膜ROM； 2）可編程的只讀存儲器PROM； 3）可擦除的EPROM； 4）電擦除的PROM； 5）快速擦寫存儲器Flash Memory 又稱快閃存儲器 1) 1) 可讀寫可讀寫( (隨機(jī)隨機(jī)) )讀寫存儲器讀寫存儲器(RAM

4、)(RAM) 這種存儲器在使用過程中既可利用程序隨時寫入信息，又可隨時讀出信息。RAM可分為三類。 (1) 靜態(tài)RAM 靜態(tài)RAM即SRAM(Static RAM)，其存儲電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會丟失。優(yōu)點(diǎn)是不需刷新，缺點(diǎn)是集成度低。它適用于不需要大存儲容量的微型計(jì)算機(jī)(例如，單板機(jī)和單片機(jī))中。 (2) 動態(tài)RAM 動態(tài)RAM即DRAM(Dynamic RAM)，其存儲單元以電容為基礎(chǔ)，電路簡單，集成度高。但也存在問題，即電容中電荷由于漏電會逐漸丟失，因此DRAM需定時刷新。它適用于大存儲容量的計(jì)算機(jī)。 ( (3) 非易失RAM 非易失RAM或稱掉電自保護(hù)RA

5、M，即NVRAM(Non Volative RAM)，這種RAM是由SRAM和EEPROM共同構(gòu)成的存儲器，正常運(yùn)行時和SRAM一樣，而在掉電或電源有故障的瞬間，它把SRAM的信息保存在EEPROM中，從而使信息不會丟失。NVRAM多用于存儲非常重要的信息和掉電保護(hù)。 (1) 掩膜ROM 利用掩膜工藝制造的存儲器，程序和數(shù)據(jù)在制造器件過程中已經(jīng)寫入，一旦做好，不能更改。大量生產(chǎn)時，成本很低。例如，鍵盤的控制芯片。(2) 可編程ROM 可編程ROM簡稱PROM(Programable ROM)。PROM由廠家生產(chǎn)出的“空白”存儲器，根據(jù)用戶需要，利用特殊方法寫入程序和數(shù)據(jù)，即對存儲器進(jìn)行編程。但

6、只能寫入一次，寫入后信息是固定的，不能更改。它類似于掩膜ROM，適合于批量使用。2)2)只讀存儲器只讀存儲器ROMROM 3) 可擦除PROM EPROM(Erasable Programable ROM) 可由用戶按規(guī)定的方法多次編程，如編程之后想修改，可用紫外線燈制作的擦除器照射730分鐘左右，使存儲器復(fù)原，用戶可再編程。這對于專門用途的研制和開發(fā)特別有利，因此應(yīng)用十分廣泛。4) 電可擦PROM EEPROM (Electrically Erasable PROM) 這種存儲器能以字節(jié)為單位擦除和改寫，而且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進(jìn)行。隨著技術(shù)的進(jìn)步，EEPROM的擦寫

7、速度將不斷加快，將可作為不易失的RAM使用。 4.1.3 4.1.3 半導(dǎo)體存儲器的主要技術(shù)指標(biāo)半導(dǎo)體存儲器的主要技術(shù)指標(biāo) 1. 1. 容量容量 存儲器芯片因?yàn)橐m用于1位、4位、8位計(jì)算機(jī)的需要，其數(shù)據(jù)線也有1位、4位、8位之不同。例如，Intel 2116為1位， 2114為4位， 6264為8位，所以在標(biāo)定存儲器容量時，經(jīng)常同時標(biāo)出存儲單元的數(shù)目和位數(shù)，因此有存儲器芯片容量存儲器芯片容量= =單元數(shù)單元數(shù)數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù)如Intel 2114芯片容量為1 K4位/片，Intel 6264為8 K8位/片。 雖然微型計(jì)算機(jī)的字長已經(jīng)達(dá)到16位、32位甚至64位，但其內(nèi)存仍以一個字節(jié)為一

8、個單元但其內(nèi)存仍以一個字節(jié)為一個單元，不過在微機(jī)中,根據(jù)數(shù)據(jù)位的長度，一次可同時對2、4、8個單元進(jìn)行訪問。 2. 2. 存取速度存取速度 存儲器芯片的存取速度是用存取時間來衡量的，它是指從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)所需要的時間。存取時間越小，速度越快。超高速存儲器的存取速度小于20 ns，中速存儲器的存取速度在100200 ns之間，低速存儲器的存取速度在300 ns以上?，F(xiàn)在Pentium 4 CPU時鐘已達(dá)2.4 GHz以上，這說明存儲器的存取速度已非常高。隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲器的容量越來越大，速度越來越高，而體積卻越來越小。4.1.4 4.1.4 選擇存儲器件

9、的考慮因素選擇存儲器件的考慮因素（1）易失性 （2）只讀性（3）位容量 （4）功耗（5）速度 （6）價格（7）可靠性4.2 4.2 隨機(jī)讀寫存儲器（隨機(jī)讀寫存儲器（RAMRAM）RAMRAM的特點(diǎn)是：的特點(diǎn)是：CPU可以將寄存器的數(shù)據(jù)通過數(shù)據(jù)總線寫入到存儲器中，也能將存儲器中的數(shù)據(jù)通過數(shù)據(jù)線讀到CPU的寄存器中。失電后存儲器中的數(shù)據(jù)丟失！微處理器8086存儲器RAM存儲器ROMI/O接口外圍設(shè)備地址總線AB控制總線CB數(shù)據(jù)總線DB寫入的方向?qū)懭氲姆较蜃x出的方向讀出的方向最基本的最基本的RAMRAM芯片芯片211421142114為1K4容量的RAMGNDCSA2A1A0A3A4A5A6A7A8

10、A9VccI/O1I/O2I/O3I/O4WE引腳功能:1、A0A9為地址線，10位，尋址范圍為000003FFH 1K2、I/O1I/O4為數(shù)據(jù)線，4位3、CS 片選信號線，CS=0時，該片進(jìn)行讀/寫操作， CS=1時，該該片不能進(jìn)行讀/寫操作。4、WE（R/W ）讀/寫控制信號線。 WE=0時能把數(shù)據(jù)寫入到RAM。 WE=1時能讀出RAM中的數(shù)據(jù)。地址線的位數(shù)決定了存儲器的尋址范圍-存儲容量數(shù)據(jù)線的位數(shù)決定了存儲器可存儲數(shù)據(jù)的長度，目前都為8位數(shù)據(jù)長度兩片兩片21142114組成組成1K1K8容量的電路容量的電路CSWED0D7D3D4CSCSWEWEI/O1I/O2I/O3I/O4I/O

11、1I/O2I/O3I/O4A0A9A0A9A0A9CS 到地址譯碼器輸出，WE 到讀/寫（RD、WR）常用的常用的RAM芯片有芯片有6116、6264、62256圖4-3 6116引腳RAMRAM引腳功能引腳功能: :A0-A10: A0-A10: 地址線地址線, ,到地址總線到地址總線( (存儲量存儲量2K)2K)D0-D7: D0-D7: 數(shù)據(jù)線數(shù)據(jù)線, ,到數(shù)據(jù)總線到數(shù)據(jù)總線CS:CS:片選片選 ,=0,=0時該片被選中時該片被選中, ,與與WEWE和和OEOE組組合合, ,可以將數(shù)據(jù)線上的數(shù)據(jù)寫入到地址線可以將數(shù)據(jù)線上的數(shù)據(jù)寫入到地址線指定的地址單元中或?qū)⒌刂肪€指定的地指定的地址單元中

12、或?qū)⒌刂肪€指定的地址單元的內(nèi)容送到數(shù)據(jù)線上址單元的內(nèi)容送到數(shù)據(jù)線上. .WE:WE: 寫允許寫允許.=0.=0時時, ,數(shù)據(jù)由總線寫入存儲數(shù)據(jù)由總線寫入存儲器器(2114(2114只有只有WE, =1WE, =1時時, ,從存儲器讀出數(shù)據(jù)從存儲器讀出數(shù)據(jù)) )OE:OE: 讀允許讀允許. =0. =0時時, , 從存儲器讀出數(shù)據(jù)從存儲器讀出數(shù)據(jù)WEWE和和OEOE都為低電平有效都為低電平有效 A7A6A5A4A3A2A1A0D0DAD2GDNVCCA8A9WEOEA10CSD7D6D5D4D3圖4-4 6264引腳RAM引腳功能:A0-AN: 地址線,到地址總線(N由存儲量決定)D0-D7:

13、數(shù)據(jù)線,到數(shù)據(jù)總線。CS: 片選 ,=0時該片被選中,與WE和OE組合,可以將數(shù)據(jù)線上的數(shù)據(jù)寫入到地址線指定的地址單元中或?qū)⒌刂肪€指定的地址單元的內(nèi)容送到數(shù)據(jù)線上。CS2:片選，一般不用。WE: 寫允許.=0時,數(shù)據(jù)由總線寫入存儲器。OE: 讀允許. =0時, 從存儲器讀出數(shù)據(jù)。WEWE和和OEOE都為低電平有效都為低電平有效 NCA12A7A6A5A4A3A2A1A0D0DAD2GDNVCCWECS2A8A9A11OEA10CSD7D6D5D4D3RAM的特點(diǎn)：1、為可讀寫存儲器,失電后存儲的內(nèi)容丟失；2、A0AN為地址線，N決定了存儲器的存儲容量，如A0A12為8K， A0A10為2K范圍

14、。3、OE=0 數(shù)據(jù)輸出；4、WE=0 數(shù)據(jù)輸入；OE、WE 數(shù)據(jù)讀寫控制。5、CS 片選控制，=0時，該片由OE、WE 控制讀寫操作，=1時，該片沒被選中，不能進(jìn)行讀寫操作。6、I/O0I/O7 數(shù)據(jù)線 8位(都為8位) 各存儲器的區(qū)別僅僅是地址線的數(shù)量差別，地址線多，容量大。常見的RAM有：6116（2K8位）、6264 （8K8位） 62256 （32K8位）常用RAM 的控制信號真值表 注：有些容量較大的RAM有CS2控制信號，在使用時也只用到CS1 ，將CS2按信號真值表的要求接到高點(diǎn)平即可。在使用中，只有當(dāng)CS1為低電平時，WE和OE才起控制作用。WEOECS1CS2D0-D701

15、01寫入1001讀出XXXXXX011010三態(tài)(高阻) 只讀存儲器，CPU只能將存儲器中的數(shù)據(jù)通過數(shù)據(jù)線讀到CPU中，不能將數(shù)據(jù)寫入到存儲器中。只能存放程序或數(shù)據(jù)，不能對存放的內(nèi)容進(jìn)行隨意修改，工作原理和RAN基本相同，區(qū)別是不能把數(shù)據(jù)隨機(jī)寫入，寫入時需專門的電路才能實(shí)現(xiàn)把數(shù)據(jù)寫入。微處理器8086存儲器RAM存儲器ROMI/O接口外圍設(shè)備地址總線AB控制總線CB數(shù)據(jù)總線DB讀出的方向讀出的方向4.3 4.3 只讀存儲器（只讀存儲器（ROMROM）4.3.14.3.1典型的只讀存儲器典型的只讀存儲器-EPROM-EPROM圖4-5 2716引腳12716的引線 2716是2K8bit的EPR

16、OM芯片。A0A10為11條地址信號線，芯片的容量為2K單元。D0D7為8條數(shù)據(jù)，每個存貯單元存放一個字節(jié)。 CS 為片選控制信號。 OE 為（讀）輸出允許信號。PGM 為編程脈沖輸入端。Vpp 編程電源A7 A6 A5 A4 A3 A2 A1 A0 D1D0D2GND VCC A8 A9 VPP OE A10 CS/PGM 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 D7D6D5D4D3 圖4-6 2764引線圖 2764的引線 2764是8K8bit的EPROM芯片。A0A12為13條地址信號線，芯片的容量為

17、8K個單元。D0D7為8條數(shù)據(jù)，每個存貯單元存放一個字節(jié)。CS 為輸入信號。OE 輸出允許信號。PGM 為編程脈沖輸入端。Vpp 編程電源(+25V)1234567891011141312VPPA12GND2827262524232221201918171615VCC(+5V)PGMNCOECSA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A8各種不同類型各種不同類型ROM的特點(diǎn)的特點(diǎn) ROM在使用時，僅用于將其存貯的內(nèi)容讀出。其過程與RAM的讀出類似,即即CPU送出要讀出的地址，然送出要讀出的地址，然后通過地址譯碼使該電路的后通過地址譯碼使該電路的CS 被選

18、中，通過指令的類被選中，通過指令的類型使型使OE 有效有效(低電平低電平)，則在芯片的D0D7上就可以輸出要讀出的數(shù)據(jù)。注意注意:RAM:RAM和和ROM ROM 在設(shè)計(jì)是的區(qū)別是在設(shè)計(jì)是的區(qū)別是:ROM:ROM只使用讀出控只使用讀出控制線制線, ,不用寫入控制。不用寫入控制。4.4 CPU4.4 CPU與存儲器的硬件電路連接與存儲器的硬件電路連接問題的提出：計(jì)算機(jī)如何找到所需的工作地址？地址是唯一的，在多個存儲器芯片時，如何找到所需的地址芯片和唯一的地址？解決的方法：利用地址譯碼電路來尋找指定的地址芯片和尋址的唯一地址。由上述存儲器電路引腳知:各種存儲器都有一個片各種存儲器都有一個片選控制信

19、號選控制信號CSCS，該信號都為低電平有效。，該信號都為低電平有效。（微機(jī)中各（微機(jī)中各種節(jié)電路也有片選信號，而且都是低電平有效。種節(jié)電路也有片選信號，而且都是低電平有效。D15D8D15D8D15D8D15D8D7D0D7D0D7D0D7D0A11A0A11A0A11A0A11A0A10A0A10A0A10A0A10A0CSCSCSCS地址總線數(shù)據(jù)總線CSCSCSCS奇(2)奇(1)偶(2)偶(1)奇(2)偶(2)奇(1)偶(1)OE WEOE WEOE WEOE WERDWROEOEOEOEA12A1A11A1RAM的地址范圍的地址范圍 選用選用6232 4K 有有12條地址線條地址線A1

20、10ROM的地址范圍的地址范圍 選選用用2716 2K 有有11條條地址線地址線A100CSCS有有RAM和和ROM各四片各四片,計(jì)算機(jī)如計(jì)算機(jī)如何找到指令給出何找到指令給出的地址所在的存的地址所在的存儲器芯片儲器芯片?RD4.4.14.4.1常用存儲器地址譯碼電路常用存儲器地址譯碼電路圖3-7 74LS138引腳圖74LS138可用來作為存儲器的譯碼電路。也稱為3:8譯碼器G2A、G2B、G1為控制信號、為輸出選擇信號線Y0-Y7是輸出信號線 A B C G2A G2B G1 Y7 GND VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 1 16 2 15 3 14 4 13 5 12 6

21、 11 7 10 8 9 G2AG2A G2BG2B G1 G1 C B AC B AY7Y7Y0Y0有效輸出有效輸出0 0 10 0 00 0 0 1 1 1 1 1 1 1 0 YO=0，其余，其余=10 0 10 0 1 1 1 1 1 1 1 0 1 Y1=0，其余，其余=10 0 10 1 01 1 1 1 1 0 1 1 Y2=0，其余，其余=10 0 10 1 11 1 1 1 0 1 1 1 Y3=0，其余，其余=10 0 11 0 0 1 1 1 0 1 1 1 1 Y4=0，其余，其余=10 0 11 0 11 1 0 1 1 1 1 1 Y5=0，其余，其余=10 0 1

22、1 1 01 0 1 1 1 1 1 1 Y6=0，其余，其余=10 0 11 1 10 1 1 1 1 1 1 1 Y7=0，其余，其余=1其它值其它值X X X 1 1 1 1 1 1 1 1無效無效表表3-1 74LS1383-1 74LS138的真值表的真值表譯碼電路的特性：譯碼電路的特性： 1 1）每次只能有一位為低電平，其余都為高電平；）每次只能有一位為低電平，其余都為高電平；2 2）A A、B B、C C三位輸入決定了三位輸入決定了8 8種輸出選擇；種輸出選擇；3 3）輸出狀態(tài)由）輸出狀態(tài)由A A、B B、C C、G1G1、G2AG2A、 G2BG2B的邏輯組合而決定；的邏輯組合

23、而決定；必須的條件C、B、A的狀態(tài)決定那位輸出為低 譯碼電路的應(yīng)用舉例Y0=0 10000H11FFFH 8KY1=0 12000H13FFFH 8KY2=0 14000H15FFFH 8KY3=0 16000H17FFFH 8KY4=0 18000H19FFFH 8KY5=0 1A000H1BFFFH 8KY6=0 1C000H1DFFFH 8KY7=0 1E000H1FFFFH 8K所有存儲器為8K容量G2B G2A G1 C B A M/IO A1917 A16 A15 A14 A13 A12-A0 非非 00 1 0 0 0 XX Y0=0 00 1 0 0 1 XX Y1=0 00

24、1 0 1 0 XX Y2=0 00 1 0 1 1 XX Y3=0 00 1 1 0 0 XX Y4=0 00 1 1 0 1 XX Y5=0 00 1 1 1 0 XX Y6=0 00 1 1 1 1 XX Y7=0蘭虛線框中的內(nèi)容為不變蘭虛線框中的內(nèi)容為不變紅虛線框中的內(nèi)容為可變紅虛線框中的內(nèi)容為可變G2BG2AG1CBAY0Y1Y2Y3Y4Y5Y6Y7M/IOA15A14A13A16+A19A18A17G2B G2A G1 C B A M/IO A1917 A16 A15 A14 A13 A12-A0 0 00 1 0 0 0 XX Y0=0 0 00 1 0 0 1 XX Y1=0

25、0 00 1 0 1 0 XX Y2=0 0 00 1 0 1 1 XX Y3=0 0 00 1 1 0 0 XX Y4=0 0 00 1 1 0 1 XX Y5=0 0 00 1 1 1 0 XX Y6=0 0 00 1 1 1 1 XX Y7=0G2A G1 C B A A1917 A16 A15 A14 A13 A12 A11-A8 A7- A4 A3-A0 00 1 0 0 0 0 0 0 0 0 00 Y0=0 00 1 0 0 1 1 1 1 11 11 00 1 0 0 1 0 0 0 0 0 00 Y1=0 00 1 0 0 1 1 1 1 1 1 11 Y0=0 10000H

26、11FFFH 8KY1=0 12000H13FFFH 8K譯碼后的地址算法G2A G1 C B A A1917 A16 A15 A14 A13 A12-A0 00 0 0 0 0 XX Y0=0 00 0 0 0 1 XX Y1=0 00 0 0 1 0 XX Y2=0 00 0 0 1 1 XX Y3=0 00 0 1 0 0 XX Y4=0 00 0 1 0 1 XX Y5=0 00 0 1 1 0 XX Y6=0 00 0 1 1 1 XX Y7=0Y0=0 00000H01FFFH 8KY1=0 02000H03FFFH 8K如果給G1加上一個非門,則譯碼后的地址算法為:G2A G1

27、C B A A1917 A16 A15 A14 A13 A12 A11-A8 A7- A4 A3-A0 00 0 0 0 0 0 0 0 0 0 00 Y0=0 00 0 0 0 0 1 1 1 1 1 11 00 0 0 0 1 0 0 0 0 0 00 Y1=0 00 0 0 0 1 1 1 1 1 1 11 74LS138通過對G1、G2A、G2B、C、B、A與地址線A0-A19的不同連接組合，可譯出任何希望的地址范圍，譯碼的輸出地址范圍要根據(jù)所用存儲器的容量確定。 在上例中，如果將A16經(jīng)過一個非門后與G1相連，則所有的輸出地址范圍就變?yōu)椋篩0=0 00000H01FFFH 8KY1=

28、0 02000H03FFFH 8KY2=0 04000H05FFFH 8KY3=0 06000H07FFFH 8KY4=0 08000H09FFFH 8KY5=0 0A000H0BFFFH 8KY6=0 0C000H0DFFFH 8KY7=0 0E000H0FFFFH 8K 在上例中，如選用的存儲器為4K，將A15與G1相連，則所有的輸出地址范圍就變?yōu)椋篩0=0 08000H08FFFH 4KY1=0 09000H09FFFH 4KY2=0 0A000H0AFFFH 4KY3=0 0B000H0BFFFH 4KY4=0 0C000H0CFFFH 4KY5=0 0D000H0DFFFH 4KY6

29、=0 0E000H0EFFFH 4KY7=0 0F000H0FFFFH 4KG2B G2A G1 C B A M/IO A1916 A15 A14 A13 A12 A11-A0 00 1 0 0 0 XX Y0=0 00 1 0 0 1 XX Y1=0 00 1 0 1 0 XX Y2=0 00 1 0 1 1 XX Y3=0 00 1 1 0 0 XX Y4=0 00 1 1 0 1 XX Y5=0 00 1 1 1 0 XX Y6=0 00 1 1 1 1 XX Y7=0地址譯碼器輸出狀態(tài)所決定地址譯碼器輸出狀態(tài)所決定的每片存儲器的地址范圍的每片存儲器的地址范圍G2BG2AG1CBAY0Y

30、1Y2Y3Y4Y5Y6Y7M/IOA14A13A12A15+A19A18A16A17 在此例中，選用存儲器為32K，存儲器有地址線A0A14，則將A15A17與譯碼器的A、B、C相接， A19經(jīng)過一個非門后與經(jīng)過一個非門后與GA2相連相連，G2B（M/IO）需經(jīng)一個反向后作為輸入，（存儲器）需經(jīng)一個反向后作為輸入，（存儲器尋址，要求尋址，要求M/IO=1）所有的輸出地址范圍就如表中所示。M/IOA19A18G2BG2A G1CBA 3.4.23.4.2譯碼電路與存儲器和譯碼電路與存儲器和I/OI/O配合的基本原則：配合的基本原則： 1）74LS138的G2A、 G2B、G1滿足表中的條件時,A

31、、B、C三條線的組合可以得到8個輸出，8個輸出中只有一條線為0，其余為高。2）在硬件電路中,存儲器和I/O接口電路均有一個片選控制信號CS,該信號由譯碼輸出控制,正好滿足計(jì)算機(jī)存儲器和I/O接口電路片選信號低電平有效的要求,保證在任意時刻只有一個芯片被選中。3）為區(qū)別存儲器和I/O接口,由G1與M/IO（存儲器操作時為高，I/O操作時為低）相連接,由M/IO的邏輯狀態(tài)來決定是選中存儲器還是I/O接口中的一項(xiàng)。在應(yīng)用中存儲器和I/O接口有各自的譯碼電路，由于由于M/M/IOIO的作用，的作用，存儲器地址和存儲器地址和I/OI/O接口的地址可以重疊。接口的地址可以重疊。CPU與WR、RD、M/IO

32、之間的邏輯關(guān)系M/IO RD 操作 M/IO WR 操作 1 0 讀存儲器 1 0 寫存儲器 0 0 讀I/O接口 0 0 寫I/O接口注： WR、RD不可能同時為低電平，因?yàn)樵诔绦蛑噶钪袥]有同時為即讀又寫的指令，但可以同時為高電平。一般在設(shè)計(jì)中將M/IO與譯碼電路的G2A、G2B或G1相連接，I/O接口和存儲器分別有各自的譯碼電路，以此區(qū)別是對I/O接口還是存儲器進(jìn)行讀寫操作。3.5 80863.5 8086系統(tǒng)中的奇偶分體原理與設(shè)計(jì)方法系統(tǒng)中的奇偶分體原理與設(shè)計(jì)方法SELA1A19高位庫(奇址)512 KBD8D15SELA1A19低位庫(偶址)512 KBD0D7A1A19A0BHED8

33、D15D0D7圖3-8奇偶分體原理圖奇偶分體原理圖問題的提出：1、8086為16位數(shù)據(jù)線，CPU除可以對字節(jié)（8位）尋址外，還應(yīng)能進(jìn)行字（16位）尋址。2、存儲器（RAM、ROM）均為8位數(shù)據(jù)線，故需要2片存儲器才能組成16位的存儲體。 如何設(shè)計(jì)存儲器電路才能滿足上述的要求？解決的方法： 將存儲器設(shè)計(jì)成兩部分，分為奇存儲體和偶存儲體。由于8086有20條地址線，尋址范圍為1M字節(jié)，故最大可分為兩個512K字節(jié)的存儲體。 奇存儲體和偶存儲體決定了在設(shè)計(jì)中存儲器必須奇存儲體和偶存儲體決定了在設(shè)計(jì)中存儲器必須是成對設(shè)計(jì)。是成對設(shè)計(jì)。1、偶體同CPU的低8位數(shù)據(jù)線D0D7相連，奇體同CPU的高8位數(shù)據(jù)

34、線D8D15相連。2、地址總線的A19A1（19條線，尋址范圍為512K），與兩個存儲體的A18A0A18A0相連接。3、為保證地址連續(xù)，同時有兩個存儲器芯片。3.5.1 3.5.1 存儲器分為奇偶存儲器體的基本原理實(shí)際物理地址空間奇地址空間偶地址空間0000000001000020000300004000050000600001000030000500007000090000B0000D00000000020000400006000080000A0000C=BHEA0D15D8D0D7存儲體的實(shí)際分庫示意512K512K1M4、8086訪問一個字時,如果訪問的地址為偶地址，則用一個總線周期完

35、成訪問，如果訪問的地址為奇地址，則要用兩個連續(xù)的總線周期，每個周期訪問一個字節(jié)。5、要訪問字的地址是偶地址稱為“對準(zhǔn)”，為規(guī)則存取，CPU只用一個總線周期就可完成對該字的訪問。實(shí)際物理地址空間奇地址空間偶地址空間0000000001000020000300004000050000600001000030000500007000090000B0000D00000000020000400006000080000A0000C=BHEA0D15D8D0D7存儲體的實(shí)際分庫示意實(shí)際物理地址空間奇地址空間偶地址空間0000000001000020000300004000050000600001000030

36、000500007000090000B0000D00000000020000400006000080000A0000C=BHEA0D15D8D0D76、訪問的地址是奇地址時，為“末對準(zhǔn)”，稱為不規(guī)則存取，用兩個總線周期，在第一個總線周期BHE=0（CPU自動送出該信號），CPU把該字的低8位送到數(shù)據(jù)總線的高8位上（CPU自動完成，此時高8位無數(shù)據(jù)），使字節(jié)發(fā)生交換，寫入奇地址存儲體中，然后在第二個總線周期時，送出該地址加1的偶地址（自動完成），同時A0=0，BHE=1，CPU把該字的高8位送到總線的低8位上，又使字節(jié)發(fā)生交換寫入偶地址存儲體中。（讀寫過程不同）7、用A0和BHE選擇存儲體，選擇

37、的邏輯關(guān)系為： 當(dāng)BHE為0時，選擇奇地址體，當(dāng)A0為0時選擇偶地址體。當(dāng)“對準(zhǔn)”時，如是字訪問，則BHE和A0同時為0。實(shí)際物理地址空間奇地址空間偶地址空間0000000001000020000300004000050000600001000030000500007000090000B0000D00000000020000400006000080000A0000C=BHEA0D15D8D0D7BHEBHE的作用：的作用：1）由于存儲器（RAM、ROM）均為8位數(shù)據(jù)線，不能同時把16位數(shù)據(jù)送到數(shù)據(jù)線上，將存儲器分為奇偶存儲器體。2）用BHE和A0把數(shù)據(jù)分高8位和低8位，這樣可以同時把16位數(shù)據(jù)

38、送到數(shù)據(jù)線上，或從16位數(shù)據(jù)線上接收到16位數(shù)據(jù)后，分別存放到存儲器的奇偶體中。3）BHE=0或1，由當(dāng)前指令中地址是奇或偶決定，=0為奇地址，=1為偶地址。4）BHE的電平?jīng)Q定了是8位或16位的操作。5）BHE和A0參與二級譯碼，實(shí)現(xiàn)同時進(jìn)行16位讀/寫操作。A0和BHE選擇存儲體的邏輯關(guān)系BHEA0 傳送的方式LL兩個字節(jié)（一個字）LH奇地址（高8位）HL偶地址（低8位）HH不選擇偶地址（存儲器的引腳連法） A4 A3 A2 A1 A0 （地址總線） A3 A2 A1 A0 （存儲器地址線） 0 0 0 0 0 0000H 0 0 0 1 0 0002H 0 0 1 0 0 0004H 0

39、 0 1 1 0 0006H A0為0，為偶地址體，將地址總線的A1接到存儲器的A0。每個存儲單元仍然有一個唯一的地址。注意注意:這種奇偶分這種奇偶分體的設(shè)計(jì)方法把體的設(shè)計(jì)方法把一個連續(xù)的地址一個連續(xù)的地址編號分為奇偶兩編號分為奇偶兩個部分個部分,給定存儲給定存儲容量后容量后,存儲器容存儲器容量沒變量沒變,但其地址但其地址編號擴(kuò)大了一倍編號擴(kuò)大了一倍!奇地址（存儲器的引腳連法） A4 A3 A2 A1 A0 （地址線總線） A3 A2 A1 A0 （存儲器地址線） 0 0 0 0 1 0001H 0 0 0 1 1 0003H 0 0 1 0 1 0005H 0 0 1 1 1 0007H A

40、0全為1，為奇地址體，每個存儲單元仍然有一個唯一的地址。存儲器存儲器A0A1A2 A3 A4ANAN-1A1 A2A3A4ANA5AN+1存儲器與地址總線硬件電路連接圖注意：注意：A0和和BHE作為二級譯碼使用作為二級譯碼使用D15D8D15D8D15D8D15D8D7D0D7D0D7D0D7D0A11A0A11A0A11A0A11A0A10A0A10A0A10A0A10A0CSCSCSCSY0Y1Y0Y174LS138 (1)74LS138 (2)74LS138 (3)A15A14A13ABCG1G2AG2BM/IOA0A1916地址總線數(shù)據(jù)總線A15A14A13ABCG1G2AG2BM/I

41、OBHEA1916A14A13A12ABCG1G2AG2BM/IORDA1915CSCSCSCSY7Y6Y5Y4奇(2)奇(1)偶(2)偶(1)奇(2)偶(2)奇(1)偶(1)OE WEOE WEOE WEOE WERDWRRD WRRD WRA19A18A17A16+G2BRD WROEOEOEOEBHE A0+A12A1A11A13.5.3 3.5.3 存儲器設(shè)計(jì)中對存儲器設(shè)計(jì)中對ROMROM和和RAMRAM的要求的要求 為滿足復(fù)位后為滿足復(fù)位后80868086能按能按CS=FFFFHCS=FFFFH與與IP=0000HIP=0000H所指所指定的位置取出第一條指令，設(shè)計(jì)時應(yīng)有定的位置取出

42、第一條指令，設(shè)計(jì)時應(yīng)有FFFF0HFFFF0H的的ROMROM存儲地址，所以應(yīng)從最低層開始設(shè)計(jì)存儲地址，所以應(yīng)從最低層開始設(shè)計(jì)ROMROM的存儲范圍，的存儲范圍，要讓高位地址為全要讓高位地址為全1 1。 RAMRAM需從最上層設(shè)計(jì)，即要從需從最上層設(shè)計(jì)，即要從00000H00000H的位置開始向下設(shè)計(jì)，因?yàn)榈奈恢瞄_始向下設(shè)計(jì)，因?yàn)?0868086的中斷向量表的中斷向量表( (服務(wù)程序的入口地址服務(wù)程序的入口地址) )位于位于RAMRAM的的00000H-00FFFH 00000H-00FFFH 范范圍。圍。存儲器設(shè)計(jì)中對存儲器設(shè)計(jì)中對RAMRAM的要求：的要求： RAM需從最上層設(shè)計(jì)，即要從0

43、0000H的位置開始向下設(shè)計(jì)，因?yàn)?086的中斷服務(wù)程序的地址位于RAM的00000H-00FFFH 范圍。A15+G2BA16A17A18A198KRAM的設(shè)計(jì)方法G2B=A19+A18+A17+A16+A15全為0時，輸出為0存儲器設(shè)計(jì)中對存儲器設(shè)計(jì)中對ROMROM的要求：的要求： 為滿足復(fù)位后8086能按CS=FFFFH與IP=0000H所指定的位置取出第一條指令，在設(shè)計(jì)時應(yīng)有FFFF0H的ROM存儲地址，所以應(yīng)從最低層開始設(shè)計(jì)ROM的存儲范圍，要讓高位地址為全1。8KROM的設(shè)計(jì)方法G2B=A19.A18.A17.A16.A15全為1時，輸出為0A15&G2BA16A17A18

44、A19存儲器設(shè)計(jì)基本要求存儲器設(shè)計(jì)基本要求: :1)存儲器分RAM和ROM，RAM有讀寫,要考慮RD、WR的作用，ROM只讀，只考慮RD的作用。2）為區(qū)分奇偶體，將譯碼器分為奇地址譯碼器和偶地址譯碼器。3）用M/IO=1 選定為對存儲器讀寫操作。在進(jìn)行讀寫操作時始終有RD、WR中的一位為低，所以這三個信號可作為譯碼控制使用。4）A0=0時，訪問偶存儲體，A0=1時，偶存儲體不工作，而此時BHE=0，奇存儲體被選中。A0和BHE的狀態(tài)由當(dāng)前指令決定。 5）那一片存儲器工作完全由譯碼器決定，保證了所選存儲器芯片的唯一性。6）各芯片的地址分配由譯碼器的控制端決定。7) A0=0、BHE作為二級譯碼。

45、RAMRAM的地址范圍的地址范圍 6264 8K 6264 8K 有有1313條地址線條地址線A12A12A0A0，地址譯碼設(shè)計(jì)方法地址譯碼設(shè)計(jì)方法G1 G2A G2B C B AM/IO A1917 A16 A15 A14 A13-A1 A0 HBE （地址總線地址） A12-A0 （存儲器引腳地址） 1 00 0 0 0 X-X 0 1 （1）Y0=0 00000-03FFEH 1 00 0 0 0 X-X 1 0 （2）Y0=0 00001-03FFFH 0 0 Y0=0 00000-03FFFH 1 00 0 0 1 X-X 0 1 （3）Y1=0 04000-07FFEH 1 00

46、0 0 1 X-X 1 0 （4）Y1=0 04001-07FFFH 0 0 Y1=0 04000-07FFFH 設(shè)計(jì)舉例1)：RAM為32K，選6264 ，需4片，兩片做奇地址，兩片做偶地址。 RAM的物理地址范圍:00000-07FFFH奇8K偶8K偶8K奇8K 注意：這里奇和偶地址的譯碼范圍占用了注意：這里奇和偶地址的譯碼范圍占用了16K16K的地址空間！的地址空間！ 1 1）RAMRAM地址譯碼器設(shè)計(jì)地址譯碼器設(shè)計(jì) ROM的地址范圍 選用6716 2K 有11條地址線A100 G1 G2A、B C B AM/IO A1915 A14 A13 A12 A11-A1 A0 HBE （地址總

47、線地址） A10-A0 （存儲器引腳地址） 1 11 1 1 0 X-X 0 1 （5）Y6=0 FE000-FEFFEH 1 11 1 1 0 X-X 1 0 （6）Y6=0 FE001-FEFFFH 1 11 1 1 1 X-X 0 1 （7）Y7=0 FF000-FFFFEH 1 11 1 1 1 X-X 1 0 （8）Y7=0 FF001-FFFFFH 設(shè)計(jì)舉例2)：ROM為8K容量，選用2716 2K 需4片，兩片做奇地址，兩片做偶地址。ROM的物理地址范圍:FE000-FFFFFH。 注意：這里奇和偶地址的譯碼范圍占用了注意：這里奇和偶地址的譯碼范圍占用了4K4K的地址空間！的地址

48、空間！ 2 2）ROMROM地址譯碼器設(shè)計(jì)地址譯碼器設(shè)計(jì)RAMRAM的地址譯碼器電路設(shè)計(jì)的地址譯碼器電路設(shè)計(jì)ROMROM的地址譯碼器電路設(shè)計(jì)的地址譯碼器電路設(shè)計(jì)注意：在設(shè)計(jì)中用兩個譯碼器，一個為注意：在設(shè)計(jì)中用兩個譯碼器，一個為RAMRAM使用，使用，一個為一個為ROMROM使用！在實(shí)際應(yīng)用設(shè)計(jì)中常將使用！在實(shí)際應(yīng)用設(shè)計(jì)中常將RAMRAM與與ROMROM的地址譯碼分開設(shè)計(jì)，這樣的設(shè)計(jì)更為清楚！的地址譯碼分開設(shè)計(jì)，這樣的設(shè)計(jì)更為清楚！Y0Y174LS138 (1)A15A14ABCG1G2AG2BM/IOY2Y3Y4Y5Y6Y7+A16A17A18A19Y0Y174LS138 (2)A15A14

49、ABCG1G2AG2BM/IOY2Y3Y4Y5Y6Y7&A16A17A18A19A13A12D7D0A11A0CSY0Y174LS138 (1)A16A15A14ABCG1G2AG2BM/IOA1917地址總線數(shù)據(jù)總線偶(3)D15D8A11A0CS奇(4)OE WEOE WED15D0 A0A19A18A17+G2BA13A1&RDWRM/IO &BEH&D15D8A11A0CS奇(2)OE WED15D8A11A0CS偶(1)OE WE3 3）RAMRAM存儲器邏輯電路設(shè)計(jì)存儲器邏輯電路設(shè)計(jì)WRWRRDRD4 4）ROMROM存儲器邏輯電路設(shè)計(jì)存儲器邏輯電路設(shè)計(jì)D7D0A1