學(xué)習(xí)情境6簡(jiǎn)易宿舍燈控制電路組裝與調(diào)試

1、學(xué)習(xí)情境6 簡(jiǎn)易簡(jiǎn)易宿舍燈控制電路宿舍燈控制電路組裝與調(diào)試組裝與調(diào)試 【任務(wù)目標(biāo)【任務(wù)目標(biāo)】通過(guò)對(duì)宿舍燈控制電路組裝與調(diào)試、電路分析，掌握組合邏輯電路的分析和設(shè)計(jì)方法。會(huì)分析宿舍燈控制電路原理圖中各部分的邏輯工作原理、主要參數(shù)。掌握元件的組裝方法，會(huì)用萬(wàn)用表進(jìn)行調(diào)試。學(xué)習(xí)情境6 簡(jiǎn)易宿舍燈控制電路組裝與調(diào)試簡(jiǎn)易宿舍燈控制電路組裝與調(diào)試【 任務(wù)描述任務(wù)描述】了解宿舍燈控制電路功能、組成，掌握基本邏輯元器件、集成邏輯元器件的邏輯功能、分析方法。掌握分析、設(shè)計(jì)組合邏輯電路的基本方法?！?任務(wù)分析任務(wù)分析】 技能目標(biāo)：技能目標(biāo)： 1.了解數(shù)字實(shí)驗(yàn)箱的結(jié)構(gòu)、作用； 2.會(huì)使用數(shù)字實(shí)驗(yàn)箱驗(yàn)證邏輯器件的邏輯

2、功能； 3.會(huì)搭接邏輯電路。 知識(shí)目標(biāo)：知識(shí)目標(biāo)：1. 了解數(shù)字電路的基礎(chǔ)，邏輯函數(shù)的化簡(jiǎn)方法；2. 基本門電路的分析方法，組合邏輯電路的分析方法。1.11.1數(shù)字電路基礎(chǔ)知識(shí)數(shù)字電路基礎(chǔ)知識(shí)（1 1）數(shù)字信號(hào)的脈沖波形）數(shù)字信號(hào)的脈沖波形 數(shù)字電路中的數(shù)字量用高電平和低電平兩種狀態(tài)來(lái)反映，在邏輯上或數(shù)值上用1和0來(lái)表示，這樣就形成了數(shù)字信號(hào)。對(duì)于數(shù)字信號(hào)，重要的是要根據(jù)信號(hào)的高、低電平，正確反映電路的輸出、輸入之間的邏輯關(guān)系，至于高低電平值精確到多少則無(wú)關(guān)緊要。數(shù)字電路也稱邏輯電路。在數(shù)字電路中，基本工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，也稱二值信號(hào)，它包含的0、1符號(hào)的個(gè)數(shù)稱為位數(shù)。 數(shù)字信號(hào)通常用

3、矩形脈沖波形來(lái)表示。理想的矩形脈沖波形如圖所示，非理想的矩形脈沖波形是一種常見的脈沖信號(hào)如圖所示。 理想巨型脈沖從圖圖1-21-2中可看出，非理想的矩形脈沖波形的主要參數(shù)為：1）脈沖幅度Um。脈沖電壓的最大變化幅度。2)脈沖寬度tw。脈沖波形前后沿0.5 Um處的時(shí)間間隔。3）上升時(shí)間tr。脈沖前沿從0.1 Um上升到0.9 Um所需要的時(shí)間。4）下降時(shí)間tf。脈沖后沿從0.9 Um下降到0.1 Um所需要的時(shí)間。5）脈沖周期T。在周期連續(xù)脈沖中，兩個(gè)相鄰脈沖間的時(shí)間間隔。6）占空比D。脈沖寬度tw與脈沖周期T的比值，即D=tw/T。當(dāng)占空比D0.5時(shí)，矩形波為方波。 非理想的矩型脈沖非理想的

4、矩型脈沖 (2) (2) 數(shù)制與編碼數(shù)制與編碼 我們熟悉的十進(jìn)制數(shù)在工程上要尋找和制作具有10個(gè)狀態(tài)的器件表示十進(jìn)制數(shù)的10個(gè)符號(hào)是困難的。而二進(jìn)制數(shù)只有兩個(gè)符號(hào)0、1，具有兩個(gè)狀態(tài)的器件在工程上比較容易實(shí)現(xiàn)，例如開關(guān)的通與斷、半導(dǎo)體管的導(dǎo)通與截止，脈沖的有與無(wú)都可表示0、1兩個(gè)符號(hào)。 在數(shù)字系統(tǒng)中，廣泛采用二進(jìn)制數(shù)，需要將十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，以便機(jī)器接受。當(dāng)機(jī)器運(yùn)算結(jié)束時(shí)，結(jié)果仍為二進(jìn)制數(shù)。為便于閱讀，常將該二進(jìn)制數(shù)再轉(zhuǎn)換成十進(jìn)制數(shù)，這就需要采用各種數(shù)制間的轉(zhuǎn)換及不同的編碼方式，以便于實(shí)現(xiàn)信息的傳輸。1).數(shù)制 數(shù)制是計(jì)數(shù)進(jìn)位制的簡(jiǎn)稱。在日常生活和生產(chǎn)中，人們習(xí)慣用十進(jìn)制數(shù)，它有0、1、

5、2、3、4、5、6、7、8、9十個(gè)數(shù)碼，用來(lái)組成不同的數(shù)。而在數(shù)字電路和計(jì)算機(jī)中，只能識(shí)別“0”和“1”構(gòu)成的數(shù)碼，所以經(jīng)常采用的是二進(jìn)制數(shù)和十六進(jìn)制數(shù)，有些地方還用到八進(jìn)制數(shù)。下面介紹常用的十進(jìn)制、二進(jìn)制和十六進(jìn)制。 a. 十進(jìn)制（十進(jìn)制（Decimal） 十進(jìn)制數(shù)有09共10個(gè)數(shù)碼，計(jì)數(shù)“基數(shù)”為10。數(shù)的組成自左向右由高位到低位排列，計(jì)數(shù)時(shí)，“逢十進(jìn)一，借一當(dāng)十”。數(shù)碼在不同的位置代表的數(shù)值不同，稱之為“位權(quán)”或簡(jiǎn)稱為“權(quán)”。例如，十進(jìn)制數(shù)616可表示為616=610211016100其中102、101、100分別為百位、十位和個(gè)位的“權(quán)”，也即相應(yīng)位的數(shù)碼1所代表的實(shí)際數(shù)值。位數(shù)越高，

6、權(quán)值越重，相鄰位的權(quán)值關(guān)系是，左邊位的權(quán)是右邊位的權(quán)的10倍。對(duì)于任意一個(gè)十進(jìn)制數(shù)，都可以表示成110D10)()(nmiiiKNN(1-1)式中，Ki為十進(jìn)制數(shù)第i位的數(shù)碼，n表示整數(shù)部分的位數(shù)，m表示小數(shù)部分的位數(shù)，n、m都是正整數(shù)，10i為第i位的位權(quán)值。例如，十進(jìn)制數(shù)54.214可表示為 54.214=51014100210-1110-2410-3b.二進(jìn)制（二進(jìn)制（Binary）二進(jìn)制有兩個(gè)數(shù)碼0和1，它們和電路的兩個(gè)狀態(tài)（開和關(guān)、高電平和低電平等）直接對(duì)應(yīng)，使用比較方便。它的組成也遵循自左向右由高位到低位排列，每個(gè)數(shù)位的位權(quán)值為2的冪，計(jì)數(shù)時(shí)，“逢二進(jìn)一， 借一當(dāng)二”。也就是說(shuō)，二

7、進(jìn)制數(shù)的計(jì)數(shù)基數(shù)為2。對(duì)于任意一個(gè)二進(jìn)制數(shù)，都可以表示為12B2)()(nmiiiKNN(1-2)式中，Ki為二進(jìn)制第i位的數(shù)碼，2i為第i位的位權(quán)值，n表示整數(shù)部分的位數(shù)，m表示小數(shù)部分的位數(shù)，n、m均為正整數(shù)。例如，例如，二進(jìn)制數(shù)二進(jìn)制數(shù)11011可以展開成可以展開成(11011)2 = 124123022121120 (27)10 二進(jìn)制數(shù)二進(jìn)制數(shù)1101.101可以展開成可以展開成 （1101.101）2=123 +12202112012-102-212-3=（13.875）10二進(jìn)制是“逢二進(jìn)一”，即1110，利用上述關(guān)系可把任意一個(gè)二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。若要將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制

8、數(shù)怎么辦呢？由上式可見(27)10 = d424d323d222d121d020(d4d3d2d1d0)2式中d4d0分別為相應(yīng)的二進(jìn)制數(shù)碼1或0。它們可用下法求得：27除以2的余數(shù)是1，其商除以2的余數(shù)為1，這樣除下去，直到商為0為止，將所有余數(shù)從低位到高位排列： 227 余1 (d 0) 213 余1 (d 1) 26_ 余0 (d 2) 23_ 余1 (d 3) 21_ 余1 (d 4) 0所以 (27)10 = (d4d3d2d1d0)2 = (11011)2C.十六進(jìn)制（十六進(jìn)制（Hexadecimal） 十六進(jìn)制有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六個(gè)

9、數(shù)碼，基數(shù)為16。其中AF分別代表十進(jìn)制數(shù)的1015。為與十進(jìn)制區(qū)別，規(guī)定十六進(jìn)制數(shù)注有下標(biāo)16或H。十六進(jìn)制是“逢十六進(jìn)一”，即F + 1 = 10，10 = 1161 + 0160，其基數(shù)為16，任意十六進(jìn)制數(shù)可表示為 式中，Ki為十六進(jìn)制數(shù)第i位的數(shù)碼，16i為第i位的位權(quán)值， n、m的含義與式（1-1）和式（1-2）中含義相同。如 (4E6)16 = (4E6)H = 4162 + 14161 + 6160 = (1254)10這就是十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法。反過(guò)來(lái)，要將十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)，可先轉(zhuǎn)換為二進(jìn)制數(shù)，再由二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)。因?yàn)槊恳粋€(gè)十六進(jìn)制數(shù)碼都可以用4位

10、二進(jìn)制數(shù)來(lái)表示，如(1011)2表示十六進(jìn)制數(shù)的B；(0101)2表示十六進(jìn)制的5等。故可將二進(jìn)制數(shù)從低位開始，每4位為一組寫出其值，從高位到地位讀寫，就是十六進(jìn)制數(shù)。如 (27)10 = (0011011)2 = (1B)16116H16)()(nmiiiKNN(1-3)下面比較一下上面三種數(shù)制的數(shù)碼： 十進(jìn)制 二進(jìn)制 十六進(jìn)值 十進(jìn)制 二進(jìn)值 十六進(jìn)值 0 000 0 8 1000 8 1 001 1 9 1001 9 2 010 2 10 1010 A 3 011 3 11 1011 B 4 100 4 12 1100 C 5 101 5 13 1101 D 6 110 6 14 111

11、0 E 7 111 7 15 1111 F2).編碼編碼 所謂編碼，就是用數(shù)字或某種文字和符號(hào)來(lái)表示某一對(duì)象或信號(hào)的過(guò)程。十進(jìn)制編碼或某種文字和符號(hào)的編碼難于用電路來(lái)實(shí)現(xiàn)，在數(shù)字電路中一般采用二進(jìn)制數(shù)。用二進(jìn)制數(shù)表示十進(jìn)制數(shù)的編碼方法稱二 十進(jìn)制編碼，又稱BCD碼。常用的BCD碼有8421碼、5421碼、2421碼等編碼方式，又稱為有權(quán)位碼。以8421碼為例，8421分別代表對(duì)應(yīng)二進(jìn)制位自左至右的位權(quán)值，即當(dāng)哪一位二進(jìn)制位為1時(shí)，所代表的十進(jìn)制數(shù)為相應(yīng)的權(quán)。無(wú)權(quán)碼每位無(wú)確定的位權(quán)值，不能使用位權(quán)展開式，但各有其特點(diǎn)和用途。無(wú)權(quán)碼每位無(wú)確定的位權(quán)值，不能使用位權(quán)展開式，但各有其特點(diǎn)和用途。 例如

12、格雷碼（又叫循環(huán)碼、例如格雷碼（又叫循環(huán)碼、 反射碼），其相鄰兩個(gè)編碼只有一位碼狀態(tài)不反射碼），其相鄰兩個(gè)編碼只有一位碼狀態(tài)不同，它的這一特點(diǎn)可以用來(lái)進(jìn)行邏輯函數(shù)的圖形法化簡(jiǎn)。同，它的這一特點(diǎn)可以用來(lái)進(jìn)行邏輯函數(shù)的圖形法化簡(jiǎn)。 表常表常 用用 BCD 碼碼 (3) 邏輯代數(shù)中的基本運(yùn)算 邏輯代數(shù)也稱布爾代數(shù)，它是分析和設(shè)計(jì)邏輯電路的一種數(shù)學(xué)工具，用來(lái)描述數(shù)字電路和數(shù)字系統(tǒng)的結(jié)構(gòu)和特性。 邏輯代數(shù)有“1”和“0”兩種邏輯值，它們并不表示數(shù)量的大小，而是表示兩種對(duì)立的邏輯狀態(tài)，例如電平的高低，晶體管的導(dǎo)通和截止，脈沖信號(hào)的有無(wú)，事物的是非等。所以，邏輯1和邏輯0與自然數(shù)的1和0有本質(zhì)的區(qū)別。1）

13、基本邏輯運(yùn)算基本邏輯運(yùn)算 在邏輯代數(shù)中，輸出邏輯變量和輸入邏輯變量的關(guān)系，叫邏輯函數(shù)，可表示為F = f(A、B、C、)其中A、B、C、為輸入邏輯變量，F(xiàn) 為輸出邏輯變量。邏輯乘邏輯乘是描述與與邏輯關(guān)系的，又稱與與運(yùn)算。邏輯表達(dá)式為F = A B 或或 F = AB 其意義是僅當(dāng)決定事件發(fā)生的所有條件A、B均具備時(shí)，事件F才能發(fā)生。把兩個(gè)開關(guān)S1、S2和一盞電燈HL串聯(lián)接到電源上，只有當(dāng)兩個(gè)開關(guān)均閉合時(shí)，燈才能亮。兩個(gè)開關(guān)中有一個(gè)不閉合燈就不亮。這就是與與邏輯。與邏輯的電路圖及功能表如圖所示。如果用A和B作為S1、S2的狀態(tài)變量，取值0表示斷開，取值1表示接通；用F表示燈的狀態(tài)變量，取值1表示

14、燈亮，取值0表示燈滅。邏輯狀態(tài)列于表中也稱為真值表（功能表）。從真值表可得到與運(yùn)算的輸入與輸出關(guān)系為：“有0出0，全1為1”。與邏輯的電路圖和功能表 2）邏輯加 邏輯加是描述或邏輯關(guān)系的，也稱或或運(yùn)算。邏輯表達(dá)式為B BA AF F其意義是當(dāng)決定事件發(fā)生的各種條件A、B中，只要有一個(gè)或一個(gè)以上的條件具備，事件F就發(fā)生。仍以上述燈的情況為例，把兩個(gè)開關(guān)并聯(lián)與一盞電燈串聯(lián)接到電源上，當(dāng)兩個(gè)開關(guān)中有一個(gè)或一個(gè)以上閉合時(shí)燈均能亮。只有兩個(gè)開關(guān)全斷開燈才不亮。或邏輯的電路圖及功能表如圖所示。同樣用A和B作為S1、S2的狀態(tài)變量，取值0表示斷開，取值1表示接通；用F表示燈的狀態(tài)變量，取值1表示燈亮，取值0

15、表示燈滅。邏輯狀態(tài)列于表中，從真值表可得到與運(yùn)算的輸入與輸出關(guān)系為：“有1出1，全0為0”。 或邏輯的電路圖和功能表 3）邏輯非 邏輯非是對(duì)一個(gè)邏輯變量的否定，也稱非非運(yùn)算。邏輯表達(dá)式為其意義是當(dāng)條件A為真，事件發(fā)生出現(xiàn)的結(jié)果必然是這種條件相反的結(jié)果。仍以燈的情況為例。一個(gè)在面板上標(biāo)有“開開”和“關(guān)關(guān)”字樣的開關(guān)與一盞電燈并聯(lián)接到電源上，當(dāng)開關(guān)打向“開”時(shí)燈滅，而打向“關(guān)”時(shí)燈亮。非邏輯的電路圖及功能表如圖所示。用A作為S的狀態(tài)變量，取值0表示斷開，取值1表示接通；用F表示燈的狀態(tài)變量，取值1表示燈亮，取值0表示燈滅。當(dāng)A取0或1值時(shí)，F(xiàn)的邏輯狀態(tài)列于表中。A AF F邏輯非電路圖和功能表 表

16、12 真值表在數(shù)字電路中，把實(shí)現(xiàn)與、或、非3種邏輯運(yùn)算的單元電路分別稱為“與門”、“或門”和“非門”（也稱反相器）。2） 常用的復(fù)合邏輯運(yùn)算常用的復(fù)合邏輯運(yùn)算 在數(shù)字電路中，常直接使用一些含兩種以上的復(fù)合邏輯運(yùn)算。能實(shí)現(xiàn)復(fù)合邏輯運(yùn)算的邏輯函數(shù)稱為復(fù)合邏輯函數(shù)。 與非邏輯與非邏輯 與非邏輯是邏輯與和邏輯非的復(fù)合運(yùn)算，是與運(yùn)算的反函數(shù)。它的邏輯功能是：只有輸入全為1時(shí)，輸出才為0，否則輸出為1。以兩變量與非運(yùn)算為例，它的邏輯表達(dá)式為：A AB BF F運(yùn)算順序?yàn)橄扰c后非。其邏輯符號(hào)和真值表如圖所示。 或非邏輯或非邏輯 或非邏輯是邏輯或和邏輯非的復(fù)合運(yùn)算，是或運(yùn)算的反函數(shù)。它的邏輯表達(dá)式為：B BA

17、 AF F運(yùn)算順序是先或后非。其邏輯符號(hào)和真值表如圖所示。 異或邏輯異或邏輯 異或邏輯的邏輯功能是：當(dāng)兩輸入的邏輯值相異時(shí)，輸出才為1，否則輸出為0，它的邏輯表達(dá)式為：B BA AB BA AF F可簡(jiǎn)寫成 。 其真值表如表表所示 B BA AF F 異或非邏輯異或非邏輯 異或非邏輯也稱為同或邏輯，它與異或邏輯互為反函數(shù)。異或非邏輯的邏輯功能是：當(dāng)兩輸入的邏輯值相同時(shí)，輸出才為1，否則輸出為0，它的邏輯表達(dá)式為：B BA AB BA AF FB BA AA AB BF F可簡(jiǎn)寫成F = AB。其真值表如表表所示。表異或門真值表 表同或門真值表異或門、異或非門電路的邏輯符號(hào)如圖所示。 異或及同或

18、邏輯符號(hào) （4） 邏輯代數(shù)與邏輯函數(shù)化簡(jiǎn)邏輯代數(shù)與邏輯函數(shù)化簡(jiǎn)1） 邏輯代數(shù)的基本定律和規(guī)則邏輯代數(shù)的基本定律和規(guī)則 邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律 在邏輯代數(shù)的運(yùn)算中，有些定律與初等代數(shù)是一致的。但由于其中的邏輯變量的取值只能是1或0，因而也存在許多不同之處，將其歸納于表中表中(邏輯代數(shù)的基本定律) 除了上述的基本定律外，邏輯代數(shù)運(yùn)算中，還經(jīng)常用到以下三條基本規(guī)則。 代入規(guī)則在任何一個(gè)含有變量A的等式中，如果將所有出現(xiàn)A的地方都用邏輯函數(shù)F來(lái)取代，則該等式仍然成立，這就是重要的代數(shù)規(guī)則。利用這一規(guī)則，可由已知的等式推導(dǎo)出更多的等式。BABADCBFDCBABCDABCDA例如 已知 ，

19、若用取代B，則得對(duì)偶規(guī)則 對(duì)偶規(guī)則可用于導(dǎo)出新的恒等式。規(guī)則是 將原來(lái)恒等式的兩邊所有的“”換成“ ”換成“”；0換成1，1換成0，則導(dǎo)出式仍為恒等式。仔細(xì)觀察表中基本公式，不難發(fā)現(xiàn)它們都是成對(duì)出現(xiàn)的。例如：ABBAABBA)()(CABACBACABACBA)(BABA交換律 第一式 第二式 分配律 第一式 第二式 摩根律 第一式 BABA.00 A11AAA1AA00AA1 AA 第二式 0-1律 第一式 第二式 同一律 第一式 第二式 互補(bǔ)律 第一式 第二式 反演規(guī)則 反演規(guī)則就是求某一邏輯函數(shù)的反函數(shù)（或叫補(bǔ)函數(shù)）的規(guī)則。反演規(guī)則規(guī)定：將邏輯函數(shù)F中的所有“”換成“ ”，將“ ”換成“

20、”；0換成1，1換成0；并對(duì)其中所有的邏輯變量求反；所得的新函數(shù)即是的反函數(shù)。EDCBAFFEDCBAF例例1 11 1 已知求 解解 應(yīng)用反演規(guī)則有 需要指出的是，初等代數(shù)中的移項(xiàng)規(guī)則在代數(shù)中不能使用，邏輯關(guān)系式兩邊的相同項(xiàng)也不能對(duì)消去掉。2)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法任意一個(gè)邏輯函數(shù) F = f(A、B、C),都可用邏輯表達(dá)式、真值表、邏輯圖、卡諾圖、波形圖等方法進(jìn)行描述。a.邏輯表達(dá)式。 邏輯表達(dá)式就是用“與”、“或”、“非”等邏輯運(yùn)算符號(hào)的組合來(lái)表示邏輯函數(shù)的方法。它是自變量和因變量之間邏輯關(guān)系的表達(dá)式。特點(diǎn)是：簡(jiǎn)潔、便于化簡(jiǎn)和轉(zhuǎn)換，便于用

21、邏輯圖。在邏輯表達(dá)式中，運(yùn)算順序?yàn)橄冗\(yùn)算括號(hào)內(nèi)的式子，再進(jìn)行與運(yùn)算，最后進(jìn)行或運(yùn)算。對(duì)一組變量進(jìn)行非運(yùn)算時(shí)，不用括號(hào)，如， 表示先或后非。BAb.邏輯真值表。 邏輯真值表是將輸入變量所有的取值和對(duì)應(yīng)的函數(shù)值，列成一一對(duì)應(yīng)的表格。特點(diǎn)是：直觀、具有唯一性，是將實(shí)際的問(wèn)題抽象為邏輯問(wèn)題的首選描述方法。c.邏輯圖。 邏輯圖是將輸入與輸出之間的邏輯關(guān)系用邏輯圖形符號(hào)來(lái)描述。特點(diǎn)是：接近實(shí)際電路，是組裝、維修的必要資料。d.卡諾圖。 卡諾圖是專門用來(lái)化簡(jiǎn)邏輯函數(shù)的。 表示方法之間的相互轉(zhuǎn)換表示方法之間的相互轉(zhuǎn)換 表達(dá)式、真值表、邏輯圖、卡諾圖都是用來(lái)描述邏輯函數(shù)的，它們之間可以相互轉(zhuǎn)換。這里我們只討論真

22、值表與表達(dá)式的轉(zhuǎn)換關(guān)系。a.由真值表轉(zhuǎn)換成表達(dá)式邏輯函數(shù)中，n個(gè)變量的函數(shù)有2n種可能的組合，因而在真值表中就有2n行，每一行只能有一個(gè)確定的函數(shù)值1或0。當(dāng)我們通過(guò)真值表寫出邏輯函數(shù)的表達(dá)式時(shí)，通常稱之為標(biāo)準(zhǔn)的有以下兩種形式?！芭c或與或”表達(dá)式（積之和式）表達(dá)式（積之和式） 例如，設(shè)某個(gè)已知函數(shù)真值表如表所示。在這個(gè)真值表中，n=3,所以共有238行每一行都表示出函數(shù)相應(yīng)的某個(gè)狀態(tài)。 函數(shù)真值表“與或”表達(dá)式：在給出的邏輯函數(shù)真值表中，取出函數(shù)值等于1所對(duì)應(yīng)的變量取值組合，組合中變量為1的寫成原變量，為0的寫成反變量，組成與項(xiàng)。將這些與項(xiàng)相加即為邏輯函數(shù)的“與或”表達(dá)式。例如表表中函數(shù)的與或

23、表達(dá)式為 ABCCBABCAF它表示在這三個(gè)乘積項(xiàng)中，只要一項(xiàng)為1，則函數(shù)值就是1，和真值表是一致的?！盎蚺c或與”表達(dá)式（和之積式）表達(dá)式（和之積式）在邏輯函數(shù)中，除了上述的“與或”標(biāo)準(zhǔn)式外，還可以利用真值表直接寫出另一種標(biāo)準(zhǔn)表達(dá)式，即“或與”表達(dá)式。由于篇幅所限，對(duì)“或與”表達(dá)式不再詳述。3) 3) 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn) 邏輯函數(shù)的代數(shù)法化簡(jiǎn)邏輯函數(shù)的代數(shù)法化簡(jiǎn) 在邏輯電路設(shè)計(jì)中，如果按照標(biāo)準(zhǔn)式設(shè)計(jì)，其電路比較復(fù)雜。成本高可靠性低，所以必須對(duì)標(biāo)準(zhǔn)式進(jìn)行化簡(jiǎn)。最常用的化簡(jiǎn)方法為代數(shù)化簡(jiǎn)法。一般來(lái)說(shuō)就是將函數(shù)式化為最簡(jiǎn)“與或”型表達(dá)式?！白詈?jiǎn)”的含義是：乘積項(xiàng)的項(xiàng)數(shù)最少；每個(gè)乘積項(xiàng)中所含

24、變量的數(shù)目也最少。 需要指出的：對(duì)于分立元件的數(shù)字電路而言，化簡(jiǎn)顯得較為重要。隨著電路的高度集成化，有各種功能的集成數(shù)字電路可供選用，因而對(duì)于使用者，函數(shù)式的化簡(jiǎn)不再象分立元件時(shí)代那樣重要了。 代數(shù)法化簡(jiǎn)就是利用學(xué)過(guò)的基本定律和規(guī)則對(duì)函數(shù)進(jìn)行化簡(jiǎn)。常用的有下列方法：b.由表達(dá)式填寫真值表由已知函數(shù)表達(dá)式求真值表比較簡(jiǎn)單，只要將輸入變量取值的所有組合分別代入表達(dá)式，求出對(duì)應(yīng)的函數(shù)值，填寫真值表中即可。a.并項(xiàng)法1 BBABAABCBACBAFBACCBACBACBAF)(AABACBABAFBACBABAF利用公式 及公式 進(jìn)行并項(xiàng)。例例 化簡(jiǎn)邏輯函數(shù) 解解 b.吸收法利用公式 消去多余的項(xiàng)。例

25、例 化簡(jiǎn)邏輯函數(shù) 解解 BABAADCACAFDCADCCADCACAFc. 消去因子法 利用公式 消去多余的因子。例例 化簡(jiǎn)邏輯函數(shù)解解 1 AA1 AACAABBCCAABBCAABCCAABBCAACAABBCCAAB)(CAABBCACAABCAB)()(d. 配項(xiàng)法利用 及 進(jìn)行配項(xiàng)，以消去更多的項(xiàng)。例例 試證明公式 證證 采用配項(xiàng)法 0CBABCACBA具有約束的邏輯函數(shù)的化簡(jiǎn)具有約束的邏輯函數(shù)的化簡(jiǎn) 在輸入變量的全部組合中，根據(jù)實(shí)際情況，不可能出現(xiàn)的變量取值組合所對(duì)應(yīng)的乘積項(xiàng)，叫做約束項(xiàng)。由約束項(xiàng)加起來(lái)所構(gòu)成的邏輯表達(dá)式，叫做約束條件。因?yàn)榧s束項(xiàng)所對(duì)應(yīng)的是不可能出現(xiàn)的變量取值組合

26、，其值總是等于0的，所以約束條件是一個(gè)恒等于0的條件等式。在真值表中，約束項(xiàng)處用“”來(lái)表示。如表如表所示。在邏輯表達(dá)式中，用等于0的條件等式表示。例如表例如表所示邏輯函數(shù)的約束條件可表示為CABABCBAABCCBCAABCF)()(帶約束項(xiàng)的真值表表中有 2.集成門電路與組合邏輯電路（1） TTL集成門電路集成門電路 TTL為晶體管晶體管邏輯的簡(jiǎn)稱，門電路是邏輯門電路的簡(jiǎn)稱。門電路包括與門、或門、非門、與非門、與或非門、異或門等等，是構(gòu)成數(shù)字電路的最基本的單元電路。其中應(yīng)用最普遍的莫過(guò)于與非門。1） TTL與非門電路與非門電路 電路結(jié)構(gòu)電路結(jié)構(gòu) 各個(gè)系列的TTL與非門與非門大致都是由輸入級(jí)和

27、輸出級(jí)組成的，因?yàn)樗鼈兊妮斎攵撕洼敵龆硕际蔷w管結(jié)構(gòu)，所以稱晶體管晶體管邏輯電路，簡(jiǎn)稱TTL電路。 圖（a）是最常用的TTL與非與非門電路。V1為多發(fā)射極晶體，可把他的集電結(jié)看成一個(gè)二極管，而把發(fā)射結(jié)看成多個(gè)與前者背靠背連接的二極管，如圖（b）所示。它的邏輯符號(hào)如圖（c）所示。 工作原理工作原理 設(shè)輸入端A、B、C的輸入信號(hào)Ui的高、低電平分別為UiH=3.6 V，UiL=0.3V。當(dāng)輸入端A、B、C中有低電平時(shí)，V1管對(duì)應(yīng)的發(fā)射結(jié)導(dǎo)通，V1的基極電位被鉗位于1V左右。這一電壓被分配給V1的集電結(jié)、V2的發(fā)射結(jié)及V5的發(fā)射結(jié)，顯然這三個(gè)PN結(jié)都不具備導(dǎo)通條件，V2、V5都是截止的。此時(shí)，+VC

28、C經(jīng)R1流入V1基極的電流較大，而V2的集電極回路電阻R2與V2集電極反偏電阻之和非常大，故UC1很小，所以V1工作于深度飽和狀態(tài)UCE(sat)0 V。由于V2截止，UC2為高點(diǎn)平，近似為5 V，UE2為低電平，V3、V4導(dǎo)通，V5截止，輸出為高電平UOH。其值為UOH = VCC R2IB3UBE3UBE4 3.6 V圖三輸入TTL與非門當(dāng)A、B、C同時(shí)為高電平時(shí)，如果沒(méi)有 V2、V5存在，V1的基極電位將為UiH + UBE = (3.6 + 0.7 ) V = 4.3 V，現(xiàn)在這一電壓分配給V1的集電結(jié)、V2的發(fā)射結(jié)和V5的發(fā)射結(jié)，VCC通過(guò)R1、V1的集電結(jié)向V2，V5提供基極電流，

29、使V2、V5的發(fā)射結(jié)同時(shí)導(dǎo)通。實(shí)際將UB1鉗位在2.1 V，而不可能是4.3 V。與此同時(shí)，因V2導(dǎo)通使UC2下降，UE2升高，所以V3、V4截止，V5導(dǎo)通，輸出為低電平UOL其值一般為 UOL = UCE (sa t) = 0.3 V 值得注意的是，當(dāng) TTL邏輯電路的輸人端懸空時(shí)，可導(dǎo)致輸人為 1的狀態(tài)。因?yàn)檫@時(shí)電源VCC通過(guò)R1和V1的集電結(jié)可使V2、V5導(dǎo)通。綜上分析，F(xiàn)和A、B、C為與非邏輯關(guān)系。由于V2的集電極和發(fā)射極輸出一對(duì)互補(bǔ)（反相）的信號(hào)，所以這一級(jí)稱為例相級(jí)，V3、V4和V5總有一個(gè)導(dǎo)通，一個(gè)截止（指穩(wěn)態(tài)情況下），這就有效的降低了輸出級(jí)的靜態(tài)功耗，并提高了對(duì)巨負(fù)載的驅(qū)動(dòng)能力

30、。2） TTL與非門的外特性及其主要參數(shù)與非門的外特性及其主要參數(shù) 電壓傳輸特性電壓傳輸特性 電壓傳輸特性是指輸出電壓隨輸人電壓變化的關(guān)系曲線uo = f(ui)。如圖 為與非與非門的電壓傳輸特性，它顯示了與非與非門的邏輯關(guān)系，即當(dāng)輸人為低電平時(shí)，輸出為高電平，如圖中 AB段；輸人為高電平時(shí)，輸出為低電平，如圖中DE段；在輸入由低電平向高電平過(guò)渡過(guò)程中，輸出也由高電平向低電平轉(zhuǎn)化，如圖中BC和CD段。圖 與非門電壓傳輸特性輸入端負(fù)載特性：輸入端負(fù)載特性： 在實(shí)際應(yīng)用中，與非門輸入端有時(shí)要經(jīng)過(guò)外接電阻R接地，如圖所示，此時(shí)有電流流過(guò)電阻R，必然在R上產(chǎn)生電壓降，這時(shí)，該輸入端雖未直接接入輸入電壓

31、，但其效果卻與接輸入電壓相類似。當(dāng)電阻R由0增至，就相當(dāng)于輸入端由低電平轉(zhuǎn)變?yōu)楦唠娖綍r(shí)，由此可以推斷，電阻R在大于0的某個(gè)范圍內(nèi)相當(dāng)于輸入低電平，而在小于的某個(gè)范圍內(nèi)卻相當(dāng)于輸入高電平。我們把相當(dāng)于低電平輸入的最大電阻稱為關(guān)門電阻ROFF（約700 ），而把相當(dāng)于高電平輸入的最小電阻稱為開門電阻RON（約2 k）。 &R若輸入端電阻RROFF時(shí)，相當(dāng)于該輸入端為低電平，此時(shí)與非門處于關(guān)態(tài);若輸入端電阻RRON時(shí)，相當(dāng)于該輸入端為高電平。 上述結(jié)論對(duì)于各種TTL門電路都是適合的，因此，在TTL門電路中，輸入端懸空（R=）等效輸入高電平。 但在實(shí)際應(yīng)用中，處理多余需接高電平的輸入端時(shí)，往往

32、不懸空，因?yàn)閼铱湛赡芤敫蓴_。 輸出端負(fù)載特性：輸出端負(fù)載特性： 若在如圖.所示的TTL與非門的輸出端接上負(fù)載，就要產(chǎn)生負(fù)載電流，此電流會(huì)影響輸出電壓的大小。由輸出電壓與負(fù)載電流之間的關(guān)系，可得到輸出端的負(fù)載特性曲線。 負(fù) 載IL&輸出端負(fù)載特性輸出端負(fù)載特性 當(dāng)TTL與非門輸出高電平時(shí)，形成拉電流負(fù)載， 隨著負(fù)載電流的增加，輸出的高電平將逐漸下降，以至無(wú)法保證正常的高電平輸出，如圖（a）所示;而當(dāng)TTL與非門輸出低電平時(shí)，形成灌電流負(fù)載，隨著負(fù)載電流的增加，輸出的低電平卻逐漸上升，也無(wú)法保證正常低電平的輸出, 如圖（b）所示。 UOH/V4.03.02.01.0010203040IL

33、/mA(a)UOL/V1.00.5010204050IL/mA(b)1.530602.40.4輸出端負(fù)載特性曲線輸出端負(fù)載特性曲線 由此可見，要保證輸出正常的高、低電平，TTL與非門所能提供的負(fù)載電流是有限的，即TTL門電路帶負(fù)載的能力是有限的，如超出能力范圍，將造成邏輯功能的混亂。通常，把一個(gè)門最多可以驅(qū)動(dòng)幾個(gè)同類門的數(shù)目稱其為門電路的扇出系數(shù)NO，以此來(lái)衡量一個(gè)門的帶負(fù)載能力。顯然，NO越大，驅(qū)動(dòng)同類門的數(shù)目就越多，所能提供的負(fù)載電流也就越大，則帶負(fù)載能力就越強(qiáng)。 主要參數(shù)主要參數(shù)a.輸出高電平電壓輸出高電平電壓UOH和輸出低電平電壓和輸出低電平電壓UOL在曲線的AB段，因?yàn)閡I0.5 V

34、，所以u(píng)B11.3 V，V2和V5都截止，V3和V4導(dǎo)通，故輸出為高電平 UOH = 3.6 V，這一段稱作特性曲線的截止區(qū)。在BC段，由于uI 0.7 V，但仍低于1.3 V，所以V2導(dǎo)通，而V5依然截止，而且因V2處于放大區(qū)，因而uC2和uO隨uI的升高而線性的下降，這一段稱作特性曲線的線性區(qū)。 當(dāng)輸人電壓進(jìn)一步升高時(shí)，V5也變?yōu)閷?dǎo)通狀態(tài)，輸出電壓急劇下降為低電平，這就是稱為轉(zhuǎn)折區(qū)的CD段。在轉(zhuǎn)折后，曲線進(jìn)人飽和區(qū)DE段uI1.4 V3，V4截止，V5飽和，uO為低電平且基本不變。對(duì)通用TTL與非與非門，輸出高電平 UOH 2.4 V，輸出低電平 UOL 0.4 V。b.閾值電壓閾值電壓U

35、TH 電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸人電壓值稱為閾值電壓UTH。它是V5管截止和導(dǎo)通的分界線，也是輸出高、低電平的分界線，所以也稱門檻電壓。在近似分析時(shí)一般把UTH作為判斷TTL與非與非門工作狀態(tài)的關(guān)鍵數(shù)值，即當(dāng)uIUTH時(shí)，就認(rèn)為與非與非門截止，輸出高電平；當(dāng)uIUTH時(shí)，就認(rèn)為與非門飽和，輸出低電平。一般 TTL與非與非門的 UTH = 1.4 V。c.扇出系數(shù)扇出系數(shù)NO 扇出系數(shù)是指輸出端最多能帶同類門的個(gè)數(shù)，它反應(yīng)了與非與非門的最大負(fù)載能力。對(duì)于TTL與非與非門一般 NO = 810。 （2 2） 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì) 在實(shí)踐中，邏輯問(wèn)題是層出不窮的。因

36、此，為解決邏輯問(wèn)題而設(shè)計(jì)出的邏輯電路也有多種形式。就其功能而言，邏輯電路可分為兩大類：一類是組合邏輯電路；另一類是時(shí)序邏輯電路。有關(guān)時(shí)序邏輯電路，將在第七章中講解。組合邏輯在功能上的特點(diǎn)是：任何時(shí)刻，該電路的輸出穩(wěn)定狀態(tài)僅僅取決于此時(shí)刻各輸入信號(hào)狀態(tài)的組合，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。 1） 組合邏輯電路的分析組合邏輯電路的分析 對(duì)組合邏輯電路分析的目的就是找出給定邏輯電路輸出與輸人之間的邏輯關(guān)系，并用最簡(jiǎn)潔的邏輯函數(shù)表達(dá)式給予表示。 組合邏輯電路分析的步驟大致如下：a）根據(jù)邏輯圖寫邏輯函數(shù)表達(dá)式。b）將邏輯函數(shù)表達(dá)式化為最簡(jiǎn)式。c）由最簡(jiǎn)式列出真值表。d）根據(jù)真值表確定其邏輯功能。例 分析如圖所

37、示的組合邏輯電路解（l）由邏輯圖寫出邏輯函數(shù)表達(dá)式。 從每個(gè)門電路的輸人端到輸出端，依次寫出各個(gè)邏輯門的邏輯函數(shù)表達(dá)式，最后寫出輸出與各輸人量之間的邏輯函數(shù)表達(dá)式。BAXABAAXYABBBXZABBABAYZF(2)利用邏輯代數(shù)化簡(jiǎn)。 ABBABAABBABAYZFABBABABBAA)()( （3）由邏輯函數(shù)表達(dá)式列出邏輯狀態(tài)表。（4）分析邏輯功能。 由邏輯函數(shù)表達(dá)式和邏輯狀態(tài)表可知，圖是由四個(gè)與非與非門組成的異或異或門，其邏輯表達(dá)式也可寫成 BAABBAF上述例子說(shuō)明了如何分析一個(gè)給定的邏輯電路的步驟。2） 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 組合邏輯電路的設(shè)計(jì)其任務(wù)是根據(jù)已經(jīng)給定的實(shí)

38、際邏輯要求 設(shè)計(jì)出最簡(jiǎn)單的邏輯電路圖。它是組合邏輯分析的逆過(guò)程。一般步驟如下： a.根據(jù)實(shí)際問(wèn)題的邏輯要求，列出真值表。 b.由真值表寫出邏輯函數(shù)表達(dá)式。 c.利用邏輯代數(shù)的基本公式對(duì)函數(shù)式進(jìn)行化簡(jiǎn)。 d.按照化簡(jiǎn)后的邏輯表達(dá)式畫出相應(yīng)的邏輯電路圖。例 試設(shè)計(jì)一個(gè)三人表決邏輯電路。 解1）將邏輯變量的取值1或0作如下規(guī)定：設(shè)A、B、C分別表示三個(gè)電鍵，為輸入邏輯變量F代表表決結(jié)果，為輸出邏輯變量。A、B、C為1時(shí)表示相應(yīng)電鍵被按下；為0時(shí)，表示電鍵未被按下。F為1時(shí)表示多數(shù)人贊成，已形成決議，此時(shí)燈亮；為0時(shí)，表示多數(shù)人不贊成，未形成決議，此時(shí)燈不亮。 由此，根據(jù)題意列出真值表，如表所示。 2

39、）根據(jù)真值表寫出F = 1（形成決議）時(shí)的邏輯函數(shù)表達(dá)式為ABCCABCBABCAF3) 利用公式進(jìn)行化簡(jiǎn)可得)()(BACABCACABCABCABF或者對(duì)該式兩次求非后，則得CABCABCBCAABF4） 根據(jù)化簡(jiǎn)結(jié)果的不同表示形式，可畫出不同的邏輯電路，但功能是相同的，如圖所示。 由此可見，即便是為了實(shí)現(xiàn)相同的邏輯要求，可以設(shè)計(jì)出各種不同形式的邏輯電路。圖1a、b雖然都用四個(gè)基本門組成，但使用的門電路種類不同。因此，使用者可根據(jù)實(shí)際情況，作出不同的邏輯變換，選用不同的電路形式。v【任務(wù)實(shí)施【任務(wù)實(shí)施】1、實(shí)施地點(diǎn)：電工電子技術(shù)實(shí)訓(xùn)室2、實(shí)訓(xùn)所需器材（1）指針式萬(wàn)用表（MF47）（2）實(shí)驗(yàn)

40、面包板、數(shù)字實(shí)驗(yàn)箱（3）金屬膜電阻、發(fā)光二極管與非門集成電路（4）穩(wěn)壓電源（5）74LS20集成塊3、實(shí)施內(nèi)容與步驟：（1）學(xué)生分組：4人左右一組，指定組長(zhǎng)。工作始終各組人員盡量固定。（2）教師布置工作任務(wù)。學(xué)生閱讀工作任務(wù)書，了解工作內(nèi)容，明確工作目標(biāo)，制定實(shí)施方案。（3）教師通過(guò)圖片、實(shí)物或多媒體講授如圖1所示，宿舍內(nèi)兩人，第一盞燈只要A同意開就亮，第二盞燈只有兩人都同意開才亮。圖1 （a）74LS20管腳圖 （b）宿舍燈控制邏輯電路圖 （a) (b)根據(jù)要求列真值表并根據(jù)真值表寫出最簡(jiǎn)與非表達(dá)式設(shè)同意用“1”表示, 不同意用“0”表示; 燈亮用“1”表示, 燈不亮用“0”表示。真值表AB

41、Y1Y20000010010101111根據(jù)真值表列出邏輯函數(shù)表達(dá)式:ABABYAB)BA(ABBAY21（4）畫出電路接線圖（5）按照接線圖連接線路。 (6) 邏輯狀態(tài)的測(cè)試根據(jù)輸入變量取值, 測(cè)試輸出狀態(tài), 應(yīng)滿足設(shè)計(jì)要求：A高電平,Y1亮; A、B高電平, Y1 、Y2亮。v【知識(shí)拓展【知識(shí)拓展】 1、TTL集成電路使用中應(yīng)注意的問(wèn)題集成電路使用中應(yīng)注意的問(wèn)題TTL集成電路的使用比較簡(jiǎn)單、方便，但應(yīng)注意以下幾點(diǎn)： (1) TTL集成電路對(duì)電源電壓要求比較嚴(yán)格，在配備電源電壓時(shí)，一定要精確一點(diǎn)，選用50.25 V。尤其是不能超過(guò)5.25 V，以防損壞集成電路。嚴(yán)禁顛倒電源極性。 (2) TTL邏輯門由于功耗比較大一些，在需要扇出系數(shù)較大的情況下，一定要考慮它的負(fù)載能力和總的功耗，以防驅(qū)動(dòng)能力下降。 (3) TTL邏輯門在使用時(shí)如果有多余的輸入端不用，應(yīng)妥善解決，