EDA技術(shù)第二章FPGACPLD的基礎(chǔ)與應(yīng)用

1、2.1 PLD的分類2.2 簡單PLD原理2.3 CPLD結(jié)構(gòu)與工作原理2.4 FPGA結(jié)構(gòu)與工作原理2.5 硬件測試2.6 PLD產(chǎn)品2.7 編程與配置掌握掌握CPLD/FPGA的結(jié)構(gòu)及工的結(jié)構(gòu)及工作原理作原理掌握掌握CPLD/FPGA的配置和編的配置和編程方法程方法 基本PLD器件的原理結(jié)構(gòu)輸入緩沖電路與陣列或陣列輸出緩沖電路數(shù)字電路系統(tǒng)都是由與門、非門、或門、傳輸門等基本門來構(gòu)成由基本門可以構(gòu)成兩類數(shù)字電路：組合電路：在邏輯上輸出總是當(dāng)前輸入狀態(tài)的函數(shù)。時(shí)序電路：輸出是當(dāng)前系統(tǒng)狀態(tài)與當(dāng)前輸入狀態(tài)的函數(shù)。按集成度分：按結(jié)構(gòu)分： 乘積項(xiàng)結(jié)構(gòu) 基本結(jié)構(gòu)為“與-或”陣列的器件 PLDCPLD 查

2、找表結(jié)構(gòu) 由查找表組成可編程門，再構(gòu)成陣列 FPGA按編程工藝分： 熔絲（Fuse）型器件 反熔絲（Anti-Fuse）型器件 EPROM型器件 EEPROM型器件 SRAM型器件 Flash型器件1. 電路符號表示：非門與門或門異或門2. 電路結(jié)構(gòu)表示：3. PROM地址譯碼部分地址譯碼部分PROM存儲單元陣列存儲單元陣列輸出緩沖部分輸出緩沖部分與陣列固定與陣列固定或陣列可編程或陣列可編程包含所有輸入的最小項(xiàng)包含所有輸入的最小項(xiàng)利用率低利用率低4. PLA與陣列可編程與陣列可編程或陣列可編程或陣列可編程不需要包含輸入變量的不需要包含輸入變量的每個(gè)最小項(xiàng)每個(gè)最小項(xiàng)需要化簡成最簡的與或需要化簡成

3、最簡的與或表達(dá)式表達(dá)式算法復(fù)雜，速度下降算法復(fù)雜，速度下降5. PAL與陣列可編程與陣列可編程或陣列固定或陣列固定簡化了設(shè)計(jì)算法簡化了設(shè)計(jì)算法提高了運(yùn)行速度提高了運(yùn)行速度熔絲工藝生產(chǎn)，一次編熔絲工藝生產(chǎn)，一次編程，修改不方便程，修改不方便6. GAL （General Array Logic） EEPROM工藝 或陣列固定 與陣列可編程 OLMC（Output Logic Macro Cell） 專用組合輸出、專用輸入、組合輸出雙向口，寄存器輸出、寄存器I/O等 結(jié)構(gòu)圖參看P35，圖3-18 1. PLD器件的缺點(diǎn)陣列規(guī)模小，資源少片內(nèi)寄存器資源不足，難構(gòu)成時(shí)序電路I/O不靈活編程不方便2.

4、CPLD器件的結(jié)構(gòu)CPLD（Complex PLD）邏輯陣列塊宏單元擴(kuò)展乘積項(xiàng)可編程連線陣列I/O控制塊 MAX7128S的結(jié)構(gòu)MAX7000系列的單個(gè)宏單元結(jié)構(gòu)可編程寄存器可編程寄存器共享擴(kuò)展乘積項(xiàng)結(jié)構(gòu)并聯(lián)擴(kuò)展乘積項(xiàng)結(jié)構(gòu)PIA信號布線到LAB的方式IO控制塊結(jié)構(gòu) 1. FPGA的特點(diǎn)可編程查找表LUT（Look Up Table）基于SRAM的查找表邏輯結(jié)構(gòu)存儲輸入值構(gòu)成的真值表 LE由一個(gè)由一個(gè)4輸入的查找表輸入的查找表LUT、進(jìn)位鏈邏輯和、進(jìn)位鏈邏輯和一個(gè)可編程的寄存器構(gòu)成一個(gè)可編程的寄存器構(gòu)成 集成電路的發(fā)展，促使CPLD、FPGA的規(guī)模越來越大，復(fù)雜程度也越來越高，測試問題隨之而來。

5、 內(nèi)部邏輯測試：掃描寄存器、嵌入式邏輯分析儀 JTAG邊界掃描：BST（Board Scan Test） CPLD分解組合邏輯的功能很強(qiáng) FPGA的一個(gè)LUT只能處理4輸入的組合邏輯 CPLD適合用于設(shè)計(jì)譯碼等復(fù)雜組合邏輯設(shè)計(jì)復(fù)雜的時(shí)序邏輯，使用FPGA較好 CPLD一般只能做到512個(gè)邏輯單元FPGA芯片中包含的LUT和觸發(fā)器的數(shù)量非常多，往往都是幾千上萬 CPLD擁有上電即可工作的特性大部分FPGA需要一個(gè)加載過程 最大的可編程邏輯器件供應(yīng)商之一 CPLD：MAX系列 FPGA：Stratix系列、FLEX系列、ACEX系列、Cyclone系列等 IP核 http:/ FPGA的發(fā)明者 最大可編程邏輯器件供應(yīng)商之一 99年Xilinx收購了Philips的PLD部門 CPLD：XC9500系列 FPGA：Virtext系列、Spartan系列 http:/www.xilinx- 世界第三大可編程邏輯器件供應(yīng)商 ISP （ In-System Programming ）技術(shù) 99年Lattice收購Vantis（原AMD子公司） 2001年收購Lucent微電子的FPGA部門， Lattice中小規(guī)模PLD/FPGA比較有特色 ispMACH4000系列PLD LatticeEC/ECP系列FPGA 可編程模擬芯片ispPAC http:/ 基于反熔絲單元