印制電路板故障排除方法1261

1、印制電路板故障排除方法為確保印制電路板的高質(zhì)量和高穩(wěn)定性，實現(xiàn)全面質(zhì)量管理和環(huán)境控制，必須充分了解印制電路板制造技術的特性，但印制電路板制造技術是綜合性的技術結晶，它涉及到物理、化學、光學、光化學、高分子、流體力學、化學動力學等諸多方面的基礎知識，如材料的結構、成份和性能：工藝裝備的精度、穩(wěn)定性、效率、加工質(zhì)量；工藝方法的可行性；檢測手段的精度與高可靠性及環(huán)境中的溫度、濕度、潔凈度等問題。這些問題都會直接和間接地影響到印制電路板的品質(zhì)。由于涉及到的方面與問題比較多，就很容易產(chǎn)生形形色色的質(zhì)量缺陷。為確保“預防為主，解決問題為輔”的原則的貫徹執(zhí)行，必須認真地了解各工序最容易出現(xiàn)及產(chǎn)生的質(zhì)量問題，

2、快速地采取工藝措施加以排除，確保生產(chǎn)能順利地進行。為此，特收集、匯總和整理有關這方面的材料，編輯這本印制電路板故障排除手冊供同行參考。一、基材部分1 問題：印制板制造過程基板尺寸的變化原因解決方法（1）經(jīng)緯方向差異造成基板尺寸變化；由于剪切時，未注意纖維方向，造成剪切應力殘留在基板內(nèi)，一旦釋放，直接影響基板尺寸的收縮。（1）確定經(jīng)緯方向的變化規(guī)律，按照收縮率在底片上進行補償（光繪前進行此項工作）。同時剪切時按纖維方向加工，或按生產(chǎn)廠商在基板上提供的字符標志進行加工（一般是字符的豎方向為基板的縱方向）。（2）基板表面銅箔部分被蝕刻掉對基板的變化限制，當應力消除時產(chǎn)生尺寸變化。（2）在設計電路時應

3、盡量使整個板面分布均勻。如果不可能也要必須在空間留下過渡段（不影響電路位置為主）。這由于板材采用玻璃布結構中經(jīng)緯紗密度的差異而導致板材經(jīng)緯向強度的差異。（3）刷板時由于采用壓力過大，致使產(chǎn)生壓拉應力導致基板變形。 （3）應采用試刷，使工藝參數(shù)處在最佳狀態(tài)，然后進行刷板。對薄型基材 ，清潔處理時應采用化學清洗工藝或電解工藝方法。（4）基板中樹脂未完全固化，導致尺寸變化 。（4）采取烘烤方法解決。特別是鉆孔前進行烘烤，溫度1200C、4小時，以確保樹脂固化，減少由于冷熱的影響，導致基板尺寸的變形。（5）特別是多層板在層壓前，存放的條件差，使薄基板或半固化片吸濕，造成尺寸穩(wěn)定性差。（5）內(nèi)層經(jīng)氧化處

4、理的基材，必須進行烘烤以除去濕氣。并將處理好的基板存放在真空干燥箱內(nèi)，以免再次吸濕。（6）多層板經(jīng)壓合時，過度流膠造成玻璃布形變所致。（6）需進行工藝試壓，調(diào)整工藝參數(shù)然后進行壓制。同時還可以根據(jù)半固化片的特性，選擇合適的流膠量。2 問題：基板或?qū)訅汉蟮亩鄬踊瀹a(chǎn)生彎曲（BOW）與翹曲（TWIST）。原因解決方法（1）特別是薄基板的放置是垂直式易造成長期應力疊加所致。（1）對于薄型基材應采取水平放置確?；鍍?nèi)部任何方向應力均勻，使基板尺寸變化很小。還必須注意以原包裝形式存放在平整的貨架上，切記勿堆高重壓。（2）熱熔或熱風整平后，冷卻速度太快，或采用冷卻工藝不當所致。（2）放置在專用的冷卻板上自

5、然冷卻至室溫。（3）基板在進行處理過程中，較長時間內(nèi)處于冷熱交變的狀態(tài)下進行處理，再加基板內(nèi)應力分布不均，引起基板彎曲或翹曲。（3）采取工藝措施確?；逶诶錈峤蛔儠r，調(diào)節(jié)冷、熱變換速度，以避免急驟冷或熱。（4）基板固化不足，造成內(nèi)應力集中，致使基板本身產(chǎn)生彎曲或翹曲。（4）A、重新按熱壓工藝方法進行固化處理。B、為減少基板的殘余應力，改善印制板制造中的尺寸穩(wěn)定性與產(chǎn)生翹曲形變， 通常采用預烘工藝即在溫度120-1400C 2-4小時（根據(jù)板厚、尺寸、數(shù)量等加以選擇）。（5）基板上下面結構的差異即銅箔厚度不同所至。（5）應根據(jù)層壓原理，使兩面不同厚度的銅箔產(chǎn)生的差異，轉(zhuǎn)成采取不同的半固化片厚度來

6、解決。3 問題：基板表面出現(xiàn)淺坑或多層板內(nèi)層有空洞與外來夾雜物。原因解決方法（1）銅箔內(nèi)存有銅瘤或樹脂突起及外來顆粒疊壓所至。（1）原材料問題，需向供應商提出更換。（2）經(jīng)蝕刻后發(fā)現(xiàn)基板表面透明狀，經(jīng)切片是空洞。（2）同上處理方法解決之。（3）特別是經(jīng)蝕刻后的薄基材有黑色斑點即粒子狀態(tài)。（3）按上述辦法處理。4 問題：基板銅表面常出現(xiàn)的缺陷原因解決方法（1）銅箔出現(xiàn)凹點或凹坑，這是由于疊層壓制時所使用的工具表面上存有外來雜質(zhì)。(1)改善疊層和壓合環(huán)境，達到潔凈度指標要求。（2）銅箔表面出現(xiàn)凹點與膠點，是由于所采用壓板模具壓制和疊層時，存有外來雜質(zhì)直接影響所至。(2)認真檢查模具表面狀態(tài)，改善疊

7、層間和壓制間工作環(huán)境達到工藝要求的指標。（3）在制造過程中，所使用的工具不適合導致銅箔表面狀態(tài)差。(3)改進操作方法，選擇合適的工藝方法。（4）疊層時要特別注意層與層間的位置準確性，避免送入壓機過程中滑動。直接接觸銅箔表面的不銹鋼板，要特小心放置并保持平整。(4)疊層時要特別注意層與層間的位置準確性，避免送入壓機過程中滑動。直接接觸銅箔表面的不銹鋼板，要特小心放置并保持平整.（5）基板表面出現(xiàn)膠點，可能是疊層時膠屑落在鋼板表面或銅表面上所造成的。(5)為防止膠屑脫落，可將半固化片邊緣進行熱合處理。（6）銅箔表面有針孔造成壓制時熔融的膠向外溢出所至。(6)首先對進廠的銅箔進行背光檢查，合格后必須

8、嚴格的保管，避免折痕或撕裂等。5 問題：板材內(nèi)出現(xiàn)白點或白斑原因解決方法(1)板材經(jīng)受不適當?shù)臋C械外力的沖擊造成局部樹脂與玻璃纖維的分離而成白斑。(1)從工藝上采取措施，盡量減少或降低機械加工過度的振動現(xiàn)象以減少機械外力的作用。(2)局部板材受到含氟化學藥品的滲入，而對玻璃纖維布織點的浸蝕，形成有規(guī)律性的白點（較為嚴重時可看出呈方形）。(2)特別是在退錫鉛合金鍍層時，易發(fā)生在鍍金插頭片與插頭片之間，須注意選擇適宜的退錫鉛藥水及操作工藝。(3)板材受到不當?shù)臒釕ψ饔靡矔斐砂c、白斑。(3)特別是熱風整平、紅外熱熔等如控制失靈，會造成熱應力的作用導致基板內(nèi)產(chǎn)生缺陷?！扒擅畈季帧盤CB板一.元件

9、排列規(guī)則1).在通常條件下,所有的元件均應布置在印制電路的同一面上，只有在頂層元件過密時，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。2).在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件盡量遠離。3).某元器件或?qū)Ь€之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。4).帶高電壓的元件應盡量布置在調(diào)試時手不易觸及的地方。5).位于板邊緣的元件，離板邊緣至少有2個板厚的距離6).元件在整個板面上應分布均勻、疏密一致。二.按照信號走向布局原則1).通

10、常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件為中心，圍繞它進行布局。2).元件的布局應便于信號流通，使信號盡可能保持一致的方向。多數(shù)情況下，信號的流向安排為從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。三.防止電磁干擾1).對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印制導線交叉。2).盡量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。3).對于會產(chǎn)生磁場的元件，如變壓器、揚聲器、電感等，布局時應注意減少磁力線對印制導線的切割，相鄰元件磁場方向應相

11、互垂直，減少彼此之間的耦合。4).對干擾源進行屏蔽，屏蔽罩應有良好的接地。5).在高頻工作的電路，要考慮元件之間的分布參數(shù)的影響。四. 抑制熱干擾1).對于發(fā)熱元件，應優(yōu)先安排在利于散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。2).一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距離。3).熱敏元件應緊貼被測元件并遠離高溫區(qū)域，以免受到其它發(fā)熱功當量元件影響，引起誤動作。4).雙面放置元件時，底層一般不放置發(fā)熱元件。五.可調(diào)元件的布局對于電位器、可變電容器、可調(diào)電感線圈或微動開關等可調(diào)元件的布局應考慮整機的結構要求，

12、若是機外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應；若是機內(nèi)調(diào)節(jié)，則應放置在印制電路板于調(diào)節(jié)的地方。優(yōu)秀的PCB文件注意事項龍人專業(yè)從事PCB抄板數(shù)十年，打造一支精湛的技術團隊，頗具豐富經(jīng)驗。對于專業(yè)的PCB文件也有自己獨到的一套見解。對于優(yōu)秀的PCB文件，龍人認為要從以下六個方面入手。下面一一道來。1 制作要求對于板材、板厚、銅厚、工藝、阻焊、字符顏色等要求清晰。以上要求是制作一個板子的基礎，因此工程師必須寫清晰。每個文件的技術要求都寫得很清晰，哪怕就是平時我們認為最正常的用綠色阻焊油墨白色字符都寫在技術要求有體現(xiàn)，而有些客戶則是能免則免，什么都不寫，就發(fā)給廠家打樣生產(chǎn)，特別是有些廠家

13、有些特別的要求都沒有寫出來，導致廠家在收到郵件之后，第一件事情就是要咨詢這方面的要求，或者有些廠家最后做出來的不符要求。2 鉆孔方面的設計最直接也是最大的問題，就是最小孔徑的設計，一般板內(nèi)的最小孔徑都是過孔的孔徑，這個是直接體現(xiàn)在成本上的，有些板的過孔明明可以設計為0.50MM的孔，即只放0.30MM，這樣成本就直接大幅上升，廠家成本高了，就會提高報價；另外就是過孔太多，有些DVD以及數(shù)碼相框上面的過孔真的是整板都放滿了，動不動就1000多孔，做過太多這方面的板，認為正常應該在500-600孔，當然有人會說過孔多對板子的信號導通方面，以及散熱方面有好處，這就要取一個平衡，在控制這些方面的同時還

14、要不會導致成本上升。舉個例子：我們公司有個客戶是深圳做DVD的，量很大，在最開始合作的時候也是以上這種情況，后來成本對雙方來說，實在是個大問題，經(jīng)過與 R&D溝通，將過孔的孔徑盡量加大，刪除大銅皮上的部分過孔，像主IC中間的散熱孔用4個3.00MM的孔代替， 這樣一來,鉆孔的費用就降低了，一平方就可以降幾十塊錢的鉆孔費，對于雙方來說達到了雙贏；另外就是一些槽孔，比如說1.00MM X 1.20MM的超短槽孔，對于廠家來說，真的是非常之難做，第一很難控制公差，第二鉆也來的槽也不是直的，有些彎曲，以前我們也做過部分這樣的板子，結果幾毛錢人民幣的板，由于槽孔不合格，扣款1美金/塊，我們也與客戶溝通過

15、這方面的問題，后來就直接改用1.20MM的圓孔。3 線路方面的設計對于線寬線距，以及開路短路等，是廠家最常見的，拋開特殊的不說，一些比較常規(guī)的板子，線寬線距當然越大越好，有些文件，一條本來可以走得直直的走線，偏偏中間非要出現(xiàn)幾個彎，同排好幾根寬大小相同走線，間距不一樣，比如有些地方間距才0.10MM，有些地方則有0.20MM，R&D在布線時，就要注意這些細節(jié)方面；還有一些線路焊盤或者走線與大銅皮的距離只有0.127MM，增加了廠家處理菲林的難度，最好焊盤走線與大銅皮的距離有0.25MM以上；有些走線則距外圍或V-CUT處的安全距離很小，廠家能夠移還好，有些則必須一定要R&D設計好才能做，甚至有

16、不是同一個網(wǎng)絡的走線連在一起，而有些明明是同一個網(wǎng)絡的，偏偏又沒連，到最后廠家與R&D溝通，就發(fā)現(xiàn)是短路開路，然后要重新修改資料，這種情況還不在少數(shù)，有經(jīng)驗的工程師或許可以看得出，經(jīng)驗不足的則只跟著設計的文件做，結果是要么修改文件重新打樣或者用刀片刮開或者飛線，對于線路有阻抗要求的板，有些R&D也不寫，最后也是不符合要求。另外有些板的過孔設計在SMD PAD上，焊接時則漏錫下去。4 阻焊方面的設計在阻焊方面比較易出現(xiàn)的問題，就在有些銅皮或者走線上要露銅這些方面。比如在銅皮上要加開阻焊窗，以利于散熱，或者在一些大電流的走線上要露銅，一般這些另外增加的阻焊是放在Soldermask層，但有些R&D

17、則另外新建一層，放在機械層上的，放在禁止布線層的，五花八門，什么都有，這還不說，還不特別說明，很難讓人明白。最理想的還是放在TOP Soldermask或者BOTTOMSoldermasK層是最好的，讓人最容易理解。另外就要說明IC中間的綠油橋是否要保留，最好也給予說明。5 字符方面的設計字符方面最重要的就是字寬字高設計的要求，有些板這個方面也不是很好，同一種元件甚至出現(xiàn)幾種字符大小，廠家都認為不美觀，這些必須向那些主板廠家學習，一排一排的元件字符，同樣的大小，讓人看上去都有賞心悅目的感覺。其實字符最好設計為0.80*0.15MM以上，廠家做絲印工序也比較好??；另外就是一些大的白油塊，比如說晶

18、振上的，或者一些排插上的，有些廠家要用白油蓋住焊盤，有些則要露出焊盤，這些也是必須說明的；也碰到過一些絲印位置對調(diào)錯誤的，比如電阻和電容的字符對換了，不過這些錯誤還是很少的；還有就是需要加上的標志，如UL標志，ROHS字樣，PB標志，廠家的LOGO以及編號。6 外形方面的設計現(xiàn)在的板子很少是那種長方形之類的，都是不規(guī)則的，但主要是有幾種線畫外框，讓人無法選擇，另外，現(xiàn)在由于為了提高設備的利用率（比如SMT），都要拼版V-CUT，但拼出來的板間距不同，有些有間距，有些沒有間距，給第一家廠打樣做批量還好，要是到后面要換供應商就比較麻煩，如果第二家廠不是按照第一家廠來拼，鋼網(wǎng)就套不上了。所以在沒有特

19、別情況下，最好不要拼有間距；另外就是有些文件設計可能會將要鉆出來的槽孔畫一個小長方形的孔放在外形層，這種情況在PROTEL軟件設計的文件比較常見，相對于來說PADS就比較好，認為放在外形層，在廠家很容易誤解為要將此孔沖出來或者做成NPTH屬性，對于某些是要PTH屬性來說，就容易出問題了。在PCB設計中布置各元件1.1.受力 電路板應能承受安裝和工作中所受的各種外力和震動。為此電路板應具有合理的形狀，板上的各種孔（螺釘孔、異型孔）的位置要合理安排。一般孔與板邊距離至少要大于孔的直徑。同時還要注意異型孔造成的板的最薄弱截面也應具有足夠的抗彎強度。板上直接伸出設備外殼的接插件尤其要合理固定，保證長期

20、使用的可靠性。1.2.受熱對于大功率的、發(fā)熱嚴重的器件，除保證散熱條件外，還要注意放置在適當?shù)奈恢?。尤其在精密的模擬系統(tǒng)中，要格外注意這些器件產(chǎn)生的溫度場對脆弱的前級放大電路的不利影響。一般功率非常大的部分應單獨做成一個模塊，并與信號處理電路間采取一定的熱隔離措施。 1.3.美觀 不僅要考慮元件放置的整齊有序，更要考慮走線的優(yōu)美流暢。由于一般外行人有時更強調(diào)前者，以此來片面評價電路設計的優(yōu)劣，為了產(chǎn)品的形象，在性能要求不苛刻時要優(yōu)先考慮前者。但是，在高性能的場合，如果不得不采用雙面板，而且電路板也封裝在里面，平時看不見，就應該優(yōu)先強調(diào)走線的美觀。1.4.安裝指在具體的應用場合下，為了將電路板順

21、利安裝進機箱、外殼、插槽，不致發(fā)生空間干涉、短路等事故，并使指定接插件處于機箱或外殼上的指定位置而提出的一系列基本要求。 1.5.信號 信號的干擾PCB版圖設計中所要考慮的最重要的因素。幾個最基本的方面是：弱信號電路與強信號電路分開甚至隔離；交流部分與直流部分分開；高頻部分與低頻部分分開；注意信號線的走向；地線的布置；適當?shù)钠帘?、濾波等措施。這些都是大量的論著反復強調(diào)過的，這里不再重復。解析高速DSP系統(tǒng)PCB板的可靠性設計隨著微電子技術的高速發(fā)展，新器件的應用導致現(xiàn)代EDA設計的電路布局密度大，而且信號的頻率也很高，隨著高速器件的使用，高速DSP(數(shù)字信號處理) 系統(tǒng)設計會越來越多，處理高速

22、DSP應用系統(tǒng)中的信號問題成為設計的重要問題，在這種設計中，其特點是系統(tǒng)數(shù)據(jù)速率、時鐘速率和電路密集度都在不斷增加，其PCB印制板的設計表現(xiàn)出與低速設計截然不同的行為特點，即出現(xiàn)信號完整性問題、干擾加重問題、電磁兼容性問題等等。這些問題能導致或者直接帶來信號失真，定時錯誤，不正確數(shù)據(jù)、地址和控制線以及系統(tǒng)錯誤甚至系統(tǒng)崩潰，解決不好會嚴重影響系統(tǒng)性能，并帶來不可估量的損失。解決這些問題的方法主要靠電路設計。因此PCB印制板的設計質(zhì)量相當重要，它是把最優(yōu)的設計理念轉(zhuǎn)變?yōu)楝F(xiàn)實的惟一途徑。下面討論針對在高速DSP系統(tǒng)中PCB板可靠性設計應注意的若干問題。電源設計高速DSP系統(tǒng)PCB板設計首先需要考慮的

23、是電源設計問題。在電源設計中，通常采用以下方法來解決信號完整性問題?？紤]電源和地的去耦隨著DSP工作頻率的提高，DSP和其他IC元器件趨向小型化、封裝密集化，通常電路設計時考慮采用多層板，建議電源和地都可以用專門的一層，且對于多種電源，例如DSP的I/O電源電壓和內(nèi)核電源電壓不同，可以用兩個不同的電源層，若考慮多層板的加工費用高，可以把接線較多或者相對關鍵的電源用專門的一層，其他電源可以和信號線一樣布線，但要注意線的寬度要足夠。無論電路板是否有專門的地層和電源層，都必須在電源和地之間加一定的并且分布合理的電容。為了節(jié)省空間，減少通孔數(shù)，建議多使用貼片電容?？砂奄N片電容放在PCB板背面即焊接面，

24、貼片電容到通孔用寬線連接并通過通孔與電源、地層相連?？紤]電源分布的布線規(guī)則分開模擬和數(shù)字電源層高速高精度模擬元件對數(shù)字信號很敏感。例如，放大器會放大開關噪聲，使之接近脈沖信號，所以在板上模擬和數(shù)字部分，電源層一般是要求分開的。隔離敏感信號有些敏感信號(如高頻時鐘) 對噪聲干擾特別敏感，對它們要采取高等級隔離措施。高頻時鐘(20MHz以上的時鐘，或翻轉(zhuǎn)時間小于5ns的時鐘)必須有地線護送，時鐘線寬至少10mil，護送地線線寬至少20mil，高頻信號線的保護地線兩端必須由過孔與地層良好接觸，而且每5cm 打過孔與地層連接;時鐘發(fā)送側必須串接一個22220的阻尼電阻?？杀苊庥蛇@些線帶來的信號噪聲所產(chǎn)

25、生的干擾。軟、硬件抗干擾設計一般高速DSP應用系統(tǒng)PCB板都是由用戶根據(jù)系統(tǒng)的具體要求而設計的，由于設計能力、實驗室條件有限，如不采取完善、可靠的抗干擾措施，一旦遇到工作環(huán)境不理想、有電磁干擾就會導致DSP程序流程紊亂，當DSP正常工作代碼不能恢復時，將出現(xiàn)跑飛程序或死機現(xiàn)象，甚至會損壞某些元器件。應注意采取相應的抗干擾措施。硬件抗干擾設計硬件抗干擾效率高，在系統(tǒng)復雜度、成本、體積可容忍的情況下，優(yōu)先選用硬件抗干擾設計。常用的硬件抗干擾技術可歸納為以下幾種:(1) 硬件濾波：RC 濾波器可以大大削弱各類高頻干擾信號。如可以抑制“毛刺”干擾。(2) 合理接地：合理設計接地系統(tǒng)，對于高速的數(shù)字和模

26、擬電路系統(tǒng)來說，具有一個低阻抗、大面積的接地層是很重要的。地層既可以為高頻電流提供一個低阻抗的返回通路，而且使EMI、RFI變得更小，同時還對外部干擾具有屏蔽作用。PCB 設計時把模擬地和數(shù)字地分開。(3) 屏蔽措施：交流電源、高頻電源、強電設備、電弧產(chǎn)生的電火花，會產(chǎn)生電磁波，成為電磁干擾的噪聲源，可用金屬殼體把上述器件包圍起來，再接地，這對屏蔽通過電磁感應引起的干擾非常有效。(4) 光電隔離：光電隔離器可以有效地避免不同電路板間的相互干擾，高速的光電隔離器常用于DSP和其他設備(如傳感器、開關等) 的接口。軟件抗干擾設計軟件抗干擾有硬件抗干擾所無法取代的優(yōu)勢，在DSP 應用系統(tǒng)中還應充分挖

27、掘軟件的抗干擾能力，從而將干擾的影響抑制到最小。下面給出幾種有效的軟件抗干擾方法。(1) 數(shù)字濾波：模擬輸入信號的噪聲可以通過數(shù)字濾波加以消除。常用的數(shù)字濾波技術有:中值濾波、算術平均值濾波等。(2) 設置陷阱：在未用的程序區(qū)內(nèi)設置一段引導程序，當程序受干擾跳到此區(qū)域時，引導程序?qū)娦胁东@到的程序引導到指定的地址，在那里用專門程序?qū)Τ鲥e程序進行處理。(3) 指令冗余：在雙字節(jié)指令和三字節(jié)指令后插入兩三個字節(jié)的空操作指令NOP，可以防止當DSP系統(tǒng)受干擾程序跑飛時，將程序自動納入正軌。(4) 設置看門狗定時：如失控的程序進入“死循環(huán)”，通常采用“看門狗”技術使程序脫離“死循環(huán)”。其原理是利用一個

28、定時器，它按設定周期產(chǎn)生一個脈沖，如果不想產(chǎn)生此脈沖，DSP就應在小于設定周期的時間內(nèi)將定時器清零;但當DSP程序跑飛時，就不會按規(guī)定把定時器清零，于是定時器產(chǎn)生的脈沖作為DSP復位信號，將DSP重新復位和初始化。電磁兼容性設計電磁兼容性是指電子設備在復雜電磁環(huán)境中仍可以正常工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來干擾，又能減少電子設備對其他電子設備的電磁干擾。在實際的PCB板中相鄰信號間或多或少存在著電磁干擾現(xiàn)象即串擾。串擾的大小與回路間的分布電容和分布電感有關。解決這種信號間的相互電磁干擾可采取以下措施:選擇合理的導線寬度由于瞬變電流在印制線條上產(chǎn)生的沖擊干擾主要是印制

29、導線的電感成分引起的，而其電感量與印制導線長度成正比，與寬度成反比。所以采用短而寬的導線對抑制干擾是有利的。時鐘引線、總線驅(qū)動器的信號線常有大的瞬變電流，其印制導線要盡可能短。對于分立元件電路，印制導線寬度在1.5mm左右即可滿足要求;對于集成電路，印制導線寬度在0. 2mm1. 0mm之間選擇。采用井字形網(wǎng)狀布線結構。具體做法是在PCB印制板的一層橫向布線，緊挨著的一層縱向布線。散熱設計為有利于散熱，印制板最好是自立安裝，板間距應大于2cm，同時注意元器件在印制板上的布排規(guī)則。在水平方向，大功率器件盡量靠近印制板邊沿布置，從而縮短傳熱途徑;在垂直方向大功率器件盡量靠近印制板上方布置，從而減少

30、其對別的元器件溫度的影響。對溫度較敏感的元器件盡量布放在溫度比較低的區(qū)域，而不能放在發(fā)熱量大的器件的正上方。在高速DSP應用系統(tǒng)的各項設計中，如何把完善的設計從理論轉(zhuǎn)化為現(xiàn)實，依賴于高質(zhì)量的PCB印制板，DSP電路的工作頻率越來越高，管腳越來越密，干擾加大，如何提高信號的質(zhì)量很重要。因此系統(tǒng)的性能是否良好，與設計者的PCB印制板質(zhì)量密不可分。PCB布線設計知識問答自動布線的優(yōu)缺點以及模擬電路布線的注意事項設計PCB時，往往很想使用自動布線。通常，純數(shù)字的電路板(尤其信號電平比較低，電路密度比較小時)采用自動布線是沒有問題的。但是，在設計模擬、混合信號或高速電路板時，如果采用布線軟件的自動布線工

31、具，可能會出現(xiàn)一些問題，甚至很可能帶來嚴重的電路性能問題。例如，圖1中顯示了一個采用自動布線設計的雙面板的頂層。此雙面板的底層如圖2所示，這些布線層的電路原理圖如圖3a和圖3b所示。設計此混合信號電路板時，經(jīng)仔細考慮，將器件手工放在板上，以便將數(shù)字和模擬器件分開放置。采用這種布線方案時，有幾個方面需要注意，但最麻煩的是接地。如果在頂層布地線，則頂層的器件都通過走線接地。器件還在底層接地，頂層和底層的地線通過電路板最右側的過孔連接。當檢查這種布線策略時，首先發(fā)現(xiàn)的弊端是存在多個地環(huán)路。另外，還會發(fā)現(xiàn)底層的地線返回路徑被水平信號線隔斷了。這種接地方案的可取之處是，模擬器件(12位A/D轉(zhuǎn)換器MCP

32、3202和2.5V參考電壓源MCP4125)放在電路板的最右側，這種布局確保了這些模擬芯片下面不會有數(shù)字地信號經(jīng)過。圖3a和圖3b所示電路的手工布線如圖4、圖5所示。在手工布線時，為確保正確實現(xiàn)電路，需要遵循一些通用的設計準則：盡量采用地平面作為電流回路；將模擬地平面和數(shù)字地平面分開；如果地平面被信號走線隔斷，為降低對地電流回路的干擾，應使信號走線與地平面垂直；模擬電路盡量靠近電路板邊緣放置，數(shù)字電路盡量靠近電源連接端放置，這樣做可以降低由數(shù)字開關引起的di/dt效應。這兩種雙面板都在底層布有地平面，這種做法是為了方便工程師解決問題，使其可快速明了電路板的布線。廠商的演示板和評估板通常采用這種

33、布線策略。但是，更為普遍的做法是將地平面布在電路板頂層，以降低電磁干擾。有無地平面時的電流回路設計對于電流回路，需要注意如下基本事項：1. 如果使用走線，應將其盡量加粗PCB上的接地連接如要考慮走線時，設計應將走線盡量加粗。這是一個好的經(jīng)驗法則，但要知道，接地線的最小寬度是從此點到末端的有效寬度，此處“末端”指距離電源連接端最遠的點。2. 應避免地環(huán)路3. 如果不能采用地平面，應采用星形連接策略(見圖6)通過這種方法，地電流獨立返回電源連接端。圖6中，注意到并非所有器件都有自己的回路，U1和U2是共用回路的。如遵循以下第4條和第5條準則，是可以這樣做的。4. 數(shù)字電流不應流經(jīng)模擬器件數(shù)字器件開

34、關時，回路中的數(shù)字電流相當大，但只是瞬時的，這種現(xiàn)象是由地線的有效感抗和阻抗引起的。對于地平面或接地走線的感抗部分，計算公式為V = Ldi/dt，其中V是產(chǎn)生的電壓，L是地平面或接地走線的感抗，di是數(shù)字器件的電流變化，dt是持續(xù)時間。對地線阻抗部分的影響，其計算公式為V= RI 其中，V是產(chǎn)生的電壓，R是地平面或接地走線的阻抗，I是由數(shù)字器件引起的電流變化。經(jīng)過模擬器件的地平面或接地走線上的這些電壓變化，將改變信號鏈中信號和地之間的關系(即信號的對地電壓)。解析基于DSP的高速PCB抗干擾設計PCB板在DSP的運行中也起著重要的作用。隨著DSP(數(shù)字信號處理器)的廣泛應用，基于DSP的高速

35、信號處理PCB板的設計顯得尤為重要。在一個DSP系統(tǒng)中，DSP微處理器的工作頻率可高達數(shù)百MHz，其復位線、中斷線和控制線、集成電路開關、高精度AD轉(zhuǎn)換電路，以及含有微弱模擬信號的電路都非常容易受到干擾；所以設計開發(fā)一個穩(wěn)定的、可靠的DSP系統(tǒng)，抗干擾設計非常重要。干擾即干擾能量使接收器處在不希望的狀態(tài)。干擾的產(chǎn)生分兩種：直接的(通過導體、公共阻抗耦合等)和間接的(通過串擾或輻射耦合)。很多電器發(fā)射源，如光照、電機和日光燈都可以引起干擾，而電磁干擾EMI能產(chǎn)生影響有3個必需的途徑，即干擾源、傳播途徑和干擾受體，只需要切斷其中的一個就可以解決電磁干擾問題。1 DSP系統(tǒng)的干擾產(chǎn)生分析為了做出一個

36、穩(wěn)定可靠的DSP系統(tǒng)，必須從各個方面來消除干擾，即使不能完全消除，也要盡量減少到最小。對于DSP系統(tǒng)而言，主要干擾來自于以下幾個方面：輸入輸出通道干擾。指干擾通過前向通道和后向通道進入系統(tǒng)，如DSP系統(tǒng)的數(shù)據(jù)采集環(huán)節(jié)，干擾通過傳感器迭加到信號上，使數(shù)據(jù)采集的誤差增大。在輸出環(huán)節(jié)，干擾可以將輸出的數(shù)據(jù)誤差增大，甚至完全錯誤，造成系統(tǒng)崩潰?？梢院侠砝霉怦钇骷p小輸入輸出通道干擾，對于傳感器和DSP主系統(tǒng)的干擾可利用電氣隔離來阻擋干擾進入。電源系統(tǒng)的干擾。整個DSP系統(tǒng)的主要干擾源。電源在向系統(tǒng)提供電能的同時也將其噪聲加到供電的電源上，必須在電源芯片電路設計時對電源線進行退耦?？臻g輻射耦合干擾。經(jīng)

37、過輻射的耦合通常稱為串擾。串擾發(fā)生在電流流經(jīng)導線時產(chǎn)生的電磁場，而電磁場在鄰近的導線中感應瞬態(tài)電流，造成臨近的信號失真，甚至錯誤。串擾的強度取決于器件、導線的幾何尺寸及相隔距離。在DSP布線時，信號線間距越大，距離地線越近，就越可以有效地減小串擾。2 針對產(chǎn)生干擾的原因設計PCB下面給出如何在DSP系統(tǒng)的PCB制作過程中減小各種干擾的方法。2.1 多層板的層疊式設計DSP高速數(shù)字電路中，為了提高信號質(zhì)量，降低布線難度，增加系統(tǒng)的EMC，一般采用多層板的層疊式設計。層疊式設計可以提供最短的回流路徑，減小耦合面積，抑制差模干擾。在層疊式設計中，分配專門的電源層和地層，并且地層和電源層緊耦合對抑制共

38、模干擾有好處(利用相鄰的平面降低電源平面交流阻抗)。以圖1所示的4層板為例來說明層疊式的設計方案。采用這種4層PCB設計的結構有很多優(yōu)點。在頂層(top層)下面有一層電源層，元器件的電源引腳可以直接接到電源，不用穿過地平面。關鍵的信號選布在底層(bottorn層)，使重要的信號走線空間更大，器件盡量放在同一層面上。若沒有必要，不要做2層零件的板子，這樣會增加裝配時間和裝配復雜度。如top層，只有當top層組件過密時，才將高度有限并且發(fā)熱量小的器件，像退耦電容(貼片)放在bottom層。對于DSP系統(tǒng)可能有大量的線要布，采用層疊式設計，可以在內(nèi)層走線。如果按照傳統(tǒng)的通孔會浪費很多寶貴的走線空間，

39、可以利用盲埋孔(blindburied via)來增加走線面積。2.2 布局設計為了使DSP系統(tǒng)獲得最佳性能，元器件的布局是非常重要的。首先放置DSP、Flash、SRAM和CPLD器件，這耍慎重考慮走線空間，然后按功能獨立原則放置其他IC，最后考慮IO口的放置。結合以上布局再考慮PCB的尺寸：若尺寸過大，會使印制線條太長，阻抗增加，抗噪聲能力下降，制板費用也會增加；如果PCB太小，則散熱不好，而且空間有限，鄰近的線條容易受到干擾。所以要根據(jù)實際需要選擇器件，結合走線空間，大體上算出PCB的大小。在對DSP系統(tǒng)布局時，以下器件的擺放位置要特別注意。(1) 高速信號布局在整個DSP系統(tǒng)中,DSP

40、與Flash、SRAM之間是主要的高速數(shù)字信號線，所以器件之間的距離要盡量近，其連線盡可能短，并且直接連接。因此，為了減小傳輸線對信號質(zhì)量的影響，高速信號走線應盡量短。還要考慮到很多速度達到幾百MHz的DSP芯片，需要做蛇型繞線(delay tune)。這在下面布線中將重點闡述。(2) 數(shù)模器件布局在DSP系統(tǒng)中大多不是單一的功能電路，大量應用了CM0S的數(shù)字器件和數(shù)字模擬混合器件，所以要將數(shù)模分開布局。模擬信號器件盡量集中，使模擬地能夠在整個數(shù)字地中間畫出一個獨立的屬于模擬信號的區(qū)域，避免數(shù)字信號對模擬信號的干擾。對于一些數(shù)?；旌掀骷鏒A轉(zhuǎn)換器，傳統(tǒng)上將其看作模擬器件，把它放在模擬地上，

41、并且給其提供一個數(shù)字回路，讓數(shù)字噪聲反饋回信號源，減小數(shù)字噪聲對模擬地的影響。(3) 時鐘的布局對于時鐘、片選和總線信號，應盡量遠離IO線和接插件。DSP系統(tǒng)的時鐘輸入，很容易受到干擾，對它的處理非常關鍵。要始終保證時鐘產(chǎn)生器盡量靠近DSP芯片，使時鐘線盡量短。時鐘晶體振蕩器的外殼最好接地。(4)退耦布局為了減小集成電路芯片電源上的電壓瞬時過沖，對集成電路芯片加退耦電容，這樣可以有效地去除電源上毛刺的影響，并減少在PCB上的電源環(huán)路反射。加退耦電容可以旁路掉集成電路器件的高頻噪聲，還可以作為儲能電容，提供和吸收集成電路開關門瞬間的充放電能。在DSP系統(tǒng)中，對各個集成電路安放退耦電容，像DSP、

42、SRAM、Flash等，在芯片的每個電源和地之間添加，而且要特別注意，退耦電容要盡量靠近電源提供端(source)和IC的零件腳(pin)。保證從電源提供端(sotlrce端)和進入IC的電流的純凈，并且盡量能讓噪音的路徑縮短。如圖2所示，處理電容時，使用大的過孔或多個過孔，且過孔到電容間的連線應盡量短、粗。2個過孔距離遠時，因為路徑太大，不好；最好的就是退耦電容的2個過孔越近越好，可以使噪聲以最短路徑到地。另外在電源輸入端或電池供電的地方加上高頻電容是非常有利的。一般情況下，對退耦電容的取值不是很嚴格，一般按C=l，計算，即頻率為10 MHz時取01F的電容。(5) 電源的布局在進行DSP系

43、統(tǒng)開發(fā)時，電源需要慎重考慮。因為一些電源芯片發(fā)熱量很大，應優(yōu)先安排在利于散熱的位置，要與其他元器件隔開一定距離?？梢岳眉由崞蛟谄骷旅驿併~來進行散熱處理。注意在開發(fā)板底層不要放置發(fā)熱組件。(6) 其他注意對于DSP系統(tǒng)其他組件的布局應該盡量考慮到焊接方便、調(diào)試方便和美觀等要求。如對電位器、可調(diào)電感線圈、可變電容器、撥碼開關等可調(diào)器件要結合整體結構放置。對于超過15 g的器件要加固定支架再焊接，特別注意要留出PCB的定位孔及固定支架所占用的位置。PCB邊緣的元器件離PCB板邊距離一般不要小于2 mm，PCB最好為矩形，長寬比為3：2或4;3。2.3布線設計在綜合考慮到增加DSP系統(tǒng)抗干擾性

44、，增強EMC能力進行布局后，布線也要有一些措施和技巧。(1) DSP的布線布線大體上是從核心器件開始，并以其為中心展開。對于DSP這種PQFP(Plastic Quad FIat Pack)或BGA(BaIl Grid Arrayr)封裝的器件，如圖3所示，應先根據(jù)SRAM、Flash和CPLD的布局位置大體判斷出走線方向，對引腳進行扇出(fanout)操作。特別是對于QFP&BGA類型的器件，扇出就顯得尤其重要。在布線開始之初，就先把BGA類型器件的引腳作扇出，可以為后面的布線節(jié)省時間，并可以提高布線的質(zhì)量和效率。在布線時，合理利用EDA工具的特點，比如power PCB的dynamicc

45、rou-ting，可以最優(yōu)計劃空間。用dynamic的時候，這個功能會自動讓線與線之間的空間保持在規(guī)則里面，不浪費空間，減少后續(xù)修改，提高布線的質(zhì)量和效率。對于高速DSP還要注意串擾及蛇行(delay tune)走線處理。蛇行走線處理，如圖4所示，可以保證信號的完整性，還要保證高速信號參考平面的連續(xù)性。在需要作平面分割的時候，一定注意不要讓高速線跨不連續(xù)的平面；非要跨，就加跨平面的電容，如圖5所示。當信號線(trace)間隔3倍信號線寬時，信號間相互串擾(coupling)的幾率只有25左右，這樣就可以達到抗電磁干擾(EMI)的要求。所以，像CLK和SRAM這些高速信號線，切記與它旁邊的信號線

46、遠離3倍寬以上，調(diào)等長時，即蛇型走線，線與線的寬度也要3倍信號線寬以上，包括對于其本身的信號線也要3倍信號線寬。如圖6所示，線寬5 mil*，繞線本身內(nèi)部的距離是15mil，大于等于3倍的線寬。(2) 時鐘的布線對于時鐘信號，要使其對于其他信號的走線距離盡量大，保證在4倍線寬以上的距離，并且在時鐘(零件)的下面不要走線；對于模擬電壓輸入線，參考電壓端和I0信號線盡量遠離時鐘。(3) 對系統(tǒng)電源的處理電源是系統(tǒng)中最重要的部分。在PCB的層疊設計中分配了單獨的電源層，但由于一個DSP系統(tǒng)有多種數(shù)字和模擬器件，這樣所用到的電源也有多種，所以對電源層進行了分割，使相同電源特性的器件分割在同一區(qū)域內(nèi)，可

47、就近連接到電源層。但要特別注意，進行分割的時候要注意使參考電源平面的信號連續(xù)。經(jīng)過實驗證明，40 mil的線寬，可以通過的電流能保證有l(wèi) A；對于過孑L，鉆徑為16 mil的可以通過1 A的電流，所以對于DSP系統(tǒng)，電源線大于20 mil即可。對于電源線上的電磁輻射防護要注意以下幾點：用旁路電容限制電路板上交流電流的泄漏；在電源線上串接共模扼流圈(common modechoke)，以抑制流經(jīng)線中的共模電流；布線靠近，減小磁輻射面積。(4) 對接地的處理在所有的EMC問題中，主要問題都是不適當?shù)慕拥囟鸬摹５鼐€處理的好壞直接影響系統(tǒng)的穩(wěn)定可靠。接地有以下作用：降低輸出線上的共模電壓VCM；減

48、小對靜電(ESD)的敏感；減小電磁輻射。高頻數(shù)字電路和低頻模擬電路的地回路絕對不能混合，必須將數(shù)模地分開，因為數(shù)字電路高低電位切換時會在電源和地產(chǎn)生噪聲；若地平面不分開，模擬信號依然會被地噪聲干擾。所以對高頻信號應采用多點串聯(lián)接地，盡量加粗縮短地線，這樣除減小壓降外，更重要的是降低耦合噪聲。但對于一個系統(tǒng)而言，無論怎樣分，最終的大地只有一個，只是瀉放途徑不同而已，所以最后通過磁珠或0 n電阻，將數(shù)字地和模擬地連在一起來消除混合信號的干擾。地平面分割時，必須保證參考平面的連續(xù)性。像數(shù)模共存的PCB板，若模擬信號線走的距離比較遠，應盡量使其參考回流路徑也是模擬地。這意味著在地層要沿模擬信號的路徑割

49、一個模擬地，使其參考模擬地，保證其參考平面的連續(xù)性。(5) 其他注意事項在布線時，導線的拐角處一般不要走成90折線，以減小高頻信號對外的發(fā)射耦合。對PCB鋪銅時，盡量避免使用大面積銅箔，否則經(jīng)過長時間受熱，易發(fā)生銅箔脫落現(xiàn)象；必須用大面積銅箔的時候可以用柵格替代，這樣有利于排除銅箔與基板之間粘合劑受熱產(chǎn)生揮發(fā)性氣體。在貫穿的零件腳上(DIPPIN)鋪的銅箔最好也用熱焊盤(thermal)處理；應避免虛焊，提高良品率。輸入與輸出的邊線應避免相臨平行，以避免產(chǎn)生反射干擾；必要時加地線隔離。兩相鄰層的布線要互相垂直，平行容易產(chǎn)生耦合。對于I0，最好能夠把各自參考平面的不同區(qū)域分割開，使不同的IO信號

50、不會相互之間干擾。增強防靜電ESD功能的PCB設計方法ESD對PCB板的正常使用帶來一定的困擾，因此，在PCB設計過程中，就應注意實現(xiàn)防ESD設計。在PCB板的設計當中，可以通過分層、恰當?shù)牟季植季€和安裝實現(xiàn)PCB的抗ESD設計。在設計過程中，通過預測可以將絕大多數(shù)設計修改僅限于增減元器件。通過調(diào)整PCB布局布線，能夠很好地防范ESD。來自人體、環(huán)境甚至電子設備內(nèi)部的靜電對于精密的半導體芯片會造成各種損傷，例如穿透元器件內(nèi)部薄的絕緣層；損毀MOSFET和CMOS元器件的柵極；CMOS器件中的觸發(fā)器鎖死；短路反偏的PN結；短路正向偏置的PN結；熔化有源器件內(nèi)部的焊接線或鋁線。為了消除靜電釋放(E

51、SD)對電子設備的干擾和破壞，需要采取多種技術手段進行防范。在PCB板的設計當中，可以通過分層、恰當?shù)牟季植季€和安裝實現(xiàn)PCB的抗ESD設計。在設計過程中，通過預測可以將絕大多數(shù)設計修改僅限于增減元器件。通過調(diào)整PCB布局布線，能夠很好地防范ESD。以下是一些常見的防范措施。盡可能使用多層PCB，相對于雙面PCB而言，地平面和電源平面，以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合，使之達到雙面PCB的1/10到1/100。盡量地將每一個信號層都緊靠一個電源層或地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內(nèi)層線。對于雙面PCB來說，要

52、采用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區(qū)之間，要盡可能多地連接。一面的柵格尺寸小于等于60mm，如果可能，柵格尺寸應小于13mm。確保每一個電路盡可能緊湊。盡可能將所有連接器都放在一邊。如果可能，將電源線從卡的中央引入，并遠離容易直接遭受ESD影響的區(qū)域。在引向機箱外的連接器(容易直接被ESD擊中)下方的所有PCB層上，要放置寬的機箱地或者多邊形填充地，并每隔大約13mm的距離用過孔將它們連接在一起。在卡的邊緣上放置安裝孔，安裝孔周圍用無阻焊劑的頂層和底層焊盤連接到機箱地上。PCB裝配時，不要在頂層或者底層的焊盤上涂覆任何焊料。使用具有內(nèi)嵌墊圈的螺釘來實現(xiàn)PCB與金屬

53、機箱/屏蔽層或接地面上支架的緊密接觸。在每一層的機箱地和電路地之間，要設置相同的“隔離區(qū)”；如果可能，保持間隔距離為0.64mm。在卡的頂層和底層靠近安裝孔的位置，每隔100mm沿機箱地線將機箱地和電路地用1.27mm寬的線連接在一起。與這些連接點的相鄰處，在機箱地和電路地之間放置用于安裝的焊盤或安裝孔。這些地線連接可以用刀片劃開，以保持開路，或用磁珠/高頻電容的跳接。如果電路板不會放入金屬機箱或者屏蔽裝置中，在電路板的頂層和底層機箱地線上不能涂阻焊劑，這樣它們可以作為ESD電弧的放電極。要以下列方式在電路周圍設置一個環(huán)形地：(1)除邊緣連接器以及機箱地以外，在整個外圍四周放上環(huán)形地通路。(2

54、)確保所有層的環(huán)形地寬度大于2.5mm。(3)每隔13mm用過孔將環(huán)形地連接起來。(4)將環(huán)形地與多層電路的公共地連接到一起。(5)對安裝在金屬機箱或者屏蔽裝置里的雙面板來說，應該將環(huán)形地與電路公共地連接起來。不屏蔽的雙面電路則應該將環(huán)形地連接到機箱地，環(huán)形地上不能涂阻焊劑，以便該環(huán)形地可以充當ESD的放電棒，在環(huán)形地(所有層)上的某個位置處至少放置一個0.5mm寬的間隙，這樣可以避免形成一個大的環(huán)路。信號布線離環(huán)形地的距離不能小于0.5mm。幾種光源控制電路設計介紹1、八路流水燈控制器的設計本控制器的主要功能是完成八路彩燈（包括橋梁燈、護欄燈以及各種大型廣告招牌的霓虹燈）的控制。本控制器電路

55、可分為5V電源、555振蕩電路、計數(shù)器、程序存儲器EPROM、可控硅觸發(fā)電流驅(qū)動電路。555振蕩電路如圖所示，一個脈沖周期中高電平脈沖寬度T1=ln*（R1+R2）*C，低電平寬度T2=ln*R2*C，脈沖周期Tw=T1+T2。用NPN型三極管9013放大可控硅的觸發(fā)電流。D為高電平時9013飽和導通，電流經(jīng)過可控硅的T1、G極和9013的集射極流向地端；低電平時9013截止，可控硅關斷。為了使9013工作在開關狀態(tài)，其基極限流電阻不宜取得過大，一般取100或200歐姆。為了減輕7805的負載，9013集電極電源VCC由變壓器輸出的9V電壓經(jīng)過4個二極管橋整提供，而不是由7805提供，集電極限

56、流電阻為100歐，其消耗功率為P=（0.9*V）*（0.9*V）/R=0.64W,驅(qū)動電流I為0.81A，V為變壓器輸出電壓9V。2、霓虹燈的7彩漸變控制器的設計7彩漸變的主要原理是，三基色混色實現(xiàn)7種顏色的變化，漸變則采用輸出波形的脈寬調(diào)制，即霓虹燈導通的占空比，在掃描速度很快的情況下利用人眼的惰性達到漸變的效果。此電路的電源、計數(shù)、程序存儲部分與前面的一樣。由于可控硅的性能，即使在觸發(fā)電壓電流都變?yōu)榱銜r，只有交變電壓到來是才會關斷，固輸出控制開關采用N溝道的場效應開關管IRF460，驅(qū)動也由原來的電流驅(qū)動改為電壓驅(qū)動。如圖，當D為高電平時，9013飽和導通，Vce約為零伏，場效應開關管的柵源極電壓也為零伏，場效應開關管關斷；當D為低電平時，9013截止，Vce等于VCC的電壓，場效應開關管的柵源電壓也為VCC，此時場效應開關管導通。由于此電路輸出的是直流電，固不能接變壓器是電感的霓虹燈變壓器，只能接電子變壓器。解析PCB電源供電系統(tǒng)設計電源供電系統(tǒng)(PDS)的分析與設計在高速電路設計領域，特別是在計算機、半導體、通信、網(wǎng)絡和消費電子產(chǎn)業(yè)中正變得越來越重要。隨著超大規(guī)模集成電路技術不可避免的進一步等比縮小，集成電路的供電電壓將會持續(xù)降低。隨著越來越多的生產(chǎn)廠家從130nm技術轉(zhuǎn)向90nm技術，可以預見供電電壓會降到1.2V，甚至更低，而同時電流也會顯著地增加。從