ARM7體系結(jié)構(gòu)20130304PPT課件

1、ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第1頁(yè)/共50頁(yè)簡(jiǎn)介ARM公司簡(jiǎn)介 ARM是Advanced RISC Machines 的縮寫，它是一家微處理器行業(yè)的知名企業(yè)，該企業(yè)設(shè)計(jì)了大量高性能、廉價(jià)、能耗低的RISC(精簡(jiǎn)指令集)處理器。 公司的特點(diǎn)是只設(shè)計(jì)芯片，而不產(chǎn)生。它將技術(shù)授權(quán)給世界上許多著名的半導(dǎo)體、軟件和OEM廠商，并提供服務(wù)。第2頁(yè)/共50頁(yè)簡(jiǎn)介ARM公司簡(jiǎn)介第3頁(yè)/共50頁(yè)簡(jiǎn)介RISC結(jié)構(gòu)特性 RISC是精簡(jiǎn)指令集計(jì)算機(jī)的縮寫，其目標(biāo)是設(shè)計(jì)出在高時(shí)鐘頻率下單周期執(zhí)行，簡(jiǎn)單而有效的指令集。

2、ARM內(nèi)核采用RISC體系結(jié)構(gòu)，因此具有RISC的結(jié)構(gòu)特點(diǎn)： 1.具有大量的通用存儲(chǔ)器； 2.獨(dú)特的裝載/保存（load-store）結(jié)構(gòu)； 3.簡(jiǎn)單的尋址模式； 4.統(tǒng)一和固定長(zhǎng)度的指令格式。第4頁(yè)/共50頁(yè)簡(jiǎn)介ARM體系結(jié)構(gòu) 為了使ARM能夠更好地滿足嵌入式應(yīng)用的需要，ARM體系結(jié)構(gòu)還有以下特點(diǎn)： 1.每條數(shù)據(jù)處理指令可同時(shí)包含算術(shù)邏輯單元（ALU）的運(yùn)算和移位處理，實(shí)現(xiàn)ALU和移位器的最大利用； 2.使用地址自增和自減的尋址方式優(yōu)化程序循環(huán)； 3.裝載/保存指令對(duì)數(shù)據(jù)的批量傳輸，實(shí)現(xiàn)最大數(shù)據(jù)吞吐量； 4.大多數(shù)指令的條件執(zhí)行，實(shí)現(xiàn)最快速的代碼執(zhí)行。第5頁(yè)/共50頁(yè)簡(jiǎn)介常用ARM處理器系列

3、 ARM公司開發(fā)了很多系列的ARM處理器核，目前最新的系列是Cortex，而ARM6核以及更早的系列已經(jīng)很罕見了。當(dāng)前應(yīng)用比較多的ARM處理器核系列有：第6頁(yè)/共50頁(yè)簡(jiǎn)介ARMCortex系列簡(jiǎn)介 基于ARMv7版本的ARM Cortex系列產(chǎn)品由A、R、M三個(gè)系列組成，具體分類延續(xù)了一直以來(lái)ARM面向具體應(yīng)用設(shè)計(jì)CPU的思路。第7頁(yè)/共50頁(yè)簡(jiǎn)介 處理器簡(jiǎn)介 該處理器是首款基于ARMv7-M構(gòu)架的處理器，采用了純Thumb2指令的執(zhí)行方式，具有極高的運(yùn)算能力和中斷響應(yīng)能力。 Cortex-M3主要應(yīng)用于汽車車身系統(tǒng)，工業(yè)控制系統(tǒng)和無(wú)線網(wǎng)絡(luò)等對(duì)功耗和成本敏感的嵌入式應(yīng)用領(lǐng)域。目前最便宜的基于

4、該內(nèi)核的ARM單片機(jī)售價(jià)為1美元。第8頁(yè)/共50頁(yè)簡(jiǎn)介 Cortex-R4處理器簡(jiǎn)介 該處理器是首款基于ARMv7-M構(gòu)架的高級(jí)嵌入式處理器，其主要目標(biāo)為產(chǎn)量巨大的高級(jí)嵌入式應(yīng)用系統(tǒng)，如硬盤、噴墨式打印機(jī)，以及汽車安全系統(tǒng)等。 Cortex-R4F處理器簡(jiǎn)介 該處理器是在Cortex-R4處理器的基礎(chǔ)上加入了代碼錯(cuò)誤校正（ECC）技術(shù)，浮點(diǎn)運(yùn)算單元（FPU）以及DMA綜合配置的能力，增強(qiáng)了處理器在存儲(chǔ)器保護(hù)單元、緩存、緊密耦合存儲(chǔ)器、DMA訪問(wèn)以及調(diào)試方面的能力。第9頁(yè)/共50頁(yè)簡(jiǎn)介 Cortex-A8處理器簡(jiǎn)介 該處理器是ARM公司開發(fā)的基于ARMv7-M構(gòu)架的首款應(yīng)用級(jí)處理器，其特色是運(yùn)用

5、了可增加代碼密度和加強(qiáng)性能的技術(shù)、可支持多媒體以及信號(hào)處理能力的NEON技術(shù)、以及能夠支持Java和其他文字代碼語(yǔ)言的提前和即時(shí)編譯的JazelleRTC技術(shù)。 眾多先進(jìn)的技術(shù)使其適用于家電以及電子行業(yè)等各種高端的應(yīng)用領(lǐng)域。第10頁(yè)/共50頁(yè)簡(jiǎn)介 ARM7系列簡(jiǎn)介 該系列包括ARM7TDMI、ARM7TDMI-S、帶有高速緩存處理器宏單元的ARM720T和擴(kuò)充了Jazelle的ARM7EJ-S。該系列處理器提供Thumb 16位壓縮指令集合EmbededICE軟件調(diào)試方式，適用于更大規(guī)模的SOC設(shè)計(jì)中。 ARM7系列廣泛應(yīng)用于多媒體和嵌入式設(shè)備，包括Internet設(shè)備、網(wǎng)絡(luò)和調(diào)制解調(diào)器設(shè)備，

6、以及移動(dòng)電話、PDA等無(wú)線設(shè)備。第11頁(yè)/共50頁(yè)簡(jiǎn)介 ARM9系列簡(jiǎn)介 該系列包括ARM9TDMI、ARM920T和帶有高速緩存處理器宏單元的ARM940T。除了兼容ARM7系列，而且能夠更加靈活的設(shè)計(jì)。 ARM9系列主要應(yīng)用于引擎管理、儀器儀表、安全系統(tǒng)和機(jī)頂盒等領(lǐng)域第12頁(yè)/共50頁(yè)簡(jiǎn)介 ARM10系列簡(jiǎn)介 該系列為包括ARM1020E和ARM1020E處理器核，其核心在于使用向量浮點(diǎn)（VFP）單元VFP10提供高性能的浮點(diǎn)解決方案，從而極大提高了處理器的整型和浮點(diǎn)運(yùn)算性能。 可以用于視頻游戲機(jī)和高性能打印機(jī)等場(chǎng)合。第13頁(yè)/共50頁(yè)簡(jiǎn)介 Xscale簡(jiǎn)介 Intel Xscale微控制

7、器則提供全性能、高性價(jià)比、低功耗的解決方案，支持16位Thumb指令并集成數(shù)字信號(hào)處理（DSP）指令。 主要應(yīng)用于手提式通訊和消費(fèi)電子類設(shè)備。第14頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第15頁(yè)/共50頁(yè)簡(jiǎn)介 ARM7TDMI是基于ARM體系結(jié)構(gòu)v4版本的低端ARM核。彌補(bǔ)了ARM6很難在低于5V的電源電壓下工作的不足，還增加了后綴所對(duì)應(yīng)的功能： 注意：ARM核并非芯片，ARM核與其他部件如RAM、ROM、片內(nèi)外設(shè)組合在一起才能構(gòu)成現(xiàn)實(shí)的芯片。第16頁(yè)/共50頁(yè)存儲(chǔ)器的字與半字 從偶地址開

8、始的連續(xù)2個(gè)字節(jié)構(gòu)成一個(gè)半字； 以能被4整除的地址開始的連續(xù)4個(gè)字節(jié)構(gòu)成一個(gè)字； ARM指令的長(zhǎng)度剛好是一個(gè)字，Thumb指令的長(zhǎng)度干好是一個(gè)半字。第17頁(yè)/共50頁(yè)存儲(chǔ)器的存儲(chǔ)方式 如果一個(gè)數(shù)據(jù)是從偶地址開始的連續(xù)存儲(chǔ)，那么它就是半字對(duì)齊，否則就是非半字對(duì)齊； 如果一個(gè)數(shù)據(jù)是以能被4整除的地址開始的連續(xù)存儲(chǔ)，那么它就是字對(duì)齊，否則就是非字對(duì)齊。第18頁(yè)/共50頁(yè)三級(jí)流水線 ARM處理器使用流水線來(lái)增加處理器指令流的速度，這樣可使幾個(gè)操作同時(shí)進(jìn)行，并使處理器和存儲(chǔ)器系統(tǒng)之間的操作更加流暢、連續(xù)，能提供的指令執(zhí)行速度。 ARM7TDMI的流水線分為3級(jí)，分別為： 正常操作過(guò)程中，在執(zhí)行一條指令的

9、同時(shí)對(duì)下一條（第二條）指令進(jìn)行譯碼，并將第三條指令從存儲(chǔ)器中取出。在ARM狀態(tài)下，流水線上個(gè)指令的地址為： PC PC-4 PC-8在Thumb狀態(tài)下，流水線上個(gè)指令的地址為： PC PC-2 PC-4第19頁(yè)/共50頁(yè)三級(jí)流水線結(jié)構(gòu)的指令執(zhí)行順序 1.在第一個(gè)周期，PC指向指令1，此時(shí)指令1進(jìn)入三級(jí)流水線的取指階段。 2.在第二個(gè)周期，PC指向指令2，此時(shí)指令1進(jìn)入三級(jí)流水線的譯碼階段，同時(shí)取出指令2。3.在第3個(gè)周期，PC指向指令3，此時(shí)指令1進(jìn)入三級(jí)流水線的執(zhí)行階段，指令2進(jìn)入譯碼階段，取出指令3。4.在第4個(gè)周期，指令1執(zhí)行完成，指令2和指令3流水線推進(jìn)一級(jí)，同時(shí)開始指令4的取指處理。

10、第20頁(yè)/共50頁(yè)思考題執(zhí)行ADDPC,PC,#4指令后，PC的值為多少？程序計(jì)數(shù)器R15(PC)總是指向“正在取指”的指令，而不是指向“正在執(zhí)行”的指令或“正在譯碼”的指令。一般來(lái)說(shuō)，人們習(xí)慣性約定將“正在執(zhí)行”的指令作為參考點(diǎn)，則 PC值= 當(dāng)前程序執(zhí)行位置 + 8注： ARM狀態(tài)時(shí)，每條指令為4字節(jié)長(zhǎng)PC指向0 x4000地址，取指ADD指令。PC指向0 x4004地址，譯碼ADD指令。PC指向0 x4008地址，執(zhí)行ADD指令，所以指令執(zhí)行的結(jié)果為：PC = PC+4 = 0 x4008+4 = 0 x400C第21頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài)

11、 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第22頁(yè)/共50頁(yè)2.3 ARM模塊框圖第23頁(yè)/共50頁(yè)2.3 ARM 功能框圖第24頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常、中斷及其向量表 體系的存儲(chǔ)系統(tǒng)第25頁(yè)/共50頁(yè)處理器狀態(tài)存儲(chǔ)器狀態(tài) ARM7TDMI處理器內(nèi)核包含2套指令系統(tǒng)，分別為ARM指令集和Thumb指令，并且各自對(duì)應(yīng)1種處理器的狀態(tài)：狀態(tài)：32位，處理器執(zhí)行字方式的ARM指令，處理器默認(rèn)為此狀態(tài)；狀態(tài)： 16位，處理器執(zhí)行半字方式的Thumb指令。注意： 兩

12、個(gè)狀態(tài)之間的切換并不影響處理器模式或寄存器內(nèi)容。第26頁(yè)/共50頁(yè)處理器狀態(tài)狀態(tài)切換的一個(gè)例子 使用BX指令將ARM內(nèi)核的操作狀態(tài)在ARM狀態(tài)和Thumb狀態(tài)之間進(jìn)行切換。從ARM狀態(tài)切換到Thumb狀態(tài)下的程序代碼如下：從Thumb狀態(tài)切換到ARM狀態(tài)下的程序代碼如下：第27頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第28頁(yè)/共50頁(yè)2.5 ARM處理器模式簡(jiǎn)介 ARM體系結(jié)構(gòu)支持7種處理器模式，分別為：用戶模式、快中斷模式、中斷模式、管理模式、中止模式、未定義模式和系統(tǒng)模式。這樣的好處是可

13、以更好的支持操作系統(tǒng)并提高工作效率。ARM7TDMI完全支持這七種模式。第29頁(yè)/共50頁(yè)處理器模式 除用戶模式外，其它模式均為特權(quán)模式。ARM內(nèi)部寄存器和一些片內(nèi)外設(shè)在硬件設(shè)計(jì)上只允許（或者可選為只允許）特權(quán)模式下訪問(wèn)。此外，特權(quán)模式可以自由的切換處理器模式，而用戶模式不能直接切換到別的模式。第30頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第31頁(yè)/共50頁(yè)2.6 ARM內(nèi)部寄存器簡(jiǎn)介 在ARM處理器內(nèi)部共有37個(gè)用戶可訪問(wèn)的寄存器，分別為31個(gè)通用32位寄存器和6個(gè)狀態(tài)寄存器。第32頁(yè)/共

14、50頁(yè)2.6 ARM內(nèi)部寄存器在Thumb狀態(tài)各模式下實(shí)際訪問(wèn)的寄存器 Thumb狀態(tài)寄存器集是ARM狀態(tài)集的子集，其包括： 1. 8個(gè)通用寄存器R0R7; 2. 程序計(jì)數(shù)器（PC）; 3. 堆棧指針（SP）; 4. 鏈接寄存器（LR）； 5. 當(dāng)前程序狀態(tài)寄存器（CPSR）。第33頁(yè)/共50頁(yè)Thumb寄存器在ARM狀態(tài)寄存器上的映射低端寄存器高端寄存器 1. Thumb狀態(tài)R0R7與ARM狀態(tài)R0R7相同;2. Thumb狀態(tài)SP映射到ARM狀態(tài)R13;3. Thumb狀態(tài)LR映射到ARM狀態(tài)R14;4. Thumb狀態(tài)PC映射到ARM狀態(tài)R15(PC);5. Thumb狀態(tài)CPSR(無(wú)S

15、PSR)與ARM狀態(tài)CPSR相同; 在Thumb狀態(tài)中，高端寄存器的訪問(wèn)是受到限制的，只有MOV,CMP和ADD指令可以對(duì)其訪問(wèn)，可以用于數(shù)據(jù)的快速暫存。第34頁(yè)/共50頁(yè)狀態(tài)切換過(guò)程程序在正常的運(yùn)行過(guò)程中，復(fù)位事件產(chǎn)生，導(dǎo)致相同復(fù)位。1. 系統(tǒng)復(fù)位，自動(dòng)切換到ARM狀態(tài)。2. 通過(guò)BX和BLX指令改變當(dāng)前處理器模式，使之ARM 狀態(tài)切換到Thumb狀態(tài)3.在Thumb狀態(tài)下，正常程序執(zhí)行時(shí)產(chǎn)生中斷異常。4.處理器進(jìn)入中斷異常，自動(dòng)的將模式切換到ARM狀態(tài)5.異常處理完畢，返回正常程序，此時(shí)處理器自動(dòng)地將模式切換到Thumb狀態(tài)。6.再次通過(guò)BX和BLX指令改變當(dāng)前處理器模式，使之從Thumb

16、狀態(tài)切換到ARM狀態(tài)第35頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第36頁(yè)/共50頁(yè)2.7 當(dāng)前程序狀態(tài)寄存器簡(jiǎn)介 ARM內(nèi)核包含1個(gè)CPSR和5個(gè)僅供異常處理程序使用的SPSR。 CPSR反映當(dāng)前處理器的狀態(tài)，監(jiān)視和控制所有內(nèi)部操作。 SPSR程序狀態(tài)保護(hù)寄存器：保護(hù)任務(wù)在異常發(fā)生之前的CPSR的當(dāng)前值。第37頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第38頁(yè)/共50頁(yè)2.8 ARM體系的

17、異常異常簡(jiǎn)介 只要正常的程序流被暫時(shí)中止，處理器就進(jìn)入異常模式。例如在用戶模式下執(zhí)行程序時(shí)，當(dāng)外設(shè)向處理器內(nèi)核發(fā)出中斷請(qǐng)求導(dǎo)致內(nèi)核從用戶模式切換到異常中斷模式。 如果同時(shí)發(fā)生兩個(gè)或更多異常，那么將按照固定的順序來(lái)處理異常。第39頁(yè)/共50頁(yè)2.8 ARM體系的異常異常的進(jìn)入 程序代碼正常運(yùn)行在用戶模式下。 當(dāng)一個(gè)異常導(dǎo)致模式切換時(shí)，內(nèi)核自動(dòng)的做如下處理： 將異常處理程序的返回地址（加固定的偏移量）保存到相應(yīng)異常模式下的LR; 將CPSR的當(dāng)前值保存到相應(yīng)異常模式下的SPSR; 設(shè)置CPSR為相應(yīng)的異常模式； 設(shè)置PC為相應(yīng)異常處理程序的中斷入口向量地址，跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序執(zhí)行；第40

18、頁(yè)/共50頁(yè)2.8 ARM體系的異常異常的進(jìn)入 當(dāng)一個(gè)異常導(dǎo)致模式切換時(shí)，內(nèi)核自動(dòng)的做如下處理：1. 將異常處理程序的返回地址（加固定的偏移量）保存到相應(yīng)異常模式下的LR;2. 將CPSR的當(dāng)前值保存到相應(yīng)異常模式下的SPSR;3. 設(shè)置CPSR為相應(yīng)的異常模式；4. 設(shè)置PC為相應(yīng)異常處理程序的中斷入口向量地址，跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序執(zhí)行；第41頁(yè)/共50頁(yè)2.8 ARM體系的異常異常的退出 當(dāng)異常處理程序結(jié)束時(shí)，異常處理程序必須： 返回到發(fā)生異常中斷的指令下一條指令處執(zhí)行，即就是說(shuō)將LR中的值減去偏移量后移入PC; 將SPSR的值復(fù)制回CPSR;第42頁(yè)/共50頁(yè)2.8 ARM體系的

19、異常異常的退出 當(dāng)異常處理程序結(jié)束時(shí)，異常處理程序必須： 返回到發(fā)生異常中斷的指令的下一條指令處執(zhí)行，即就是說(shuō)將LR中的值減去偏移量后移入PC; 將SPSR的值復(fù)制回CPSR; 清零在入口處置位的中斷禁止標(biāo)志。第43頁(yè)/共50頁(yè)ARM7體系結(jié)構(gòu) 簡(jiǎn)介 的模塊、內(nèi)核和功能框圖 處理器狀態(tài) 處理器模式 內(nèi)部寄存器 7.當(dāng)前程序狀態(tài)寄存器 體系的異常體系的存儲(chǔ)系統(tǒng)第44頁(yè)/共50頁(yè)2.9 ARM體系的存儲(chǔ)系統(tǒng)簡(jiǎn)介 ARM處理器采用馮諾依曼（Von Neumann）結(jié)構(gòu)，指令、數(shù)據(jù)和I/O統(tǒng)一編址（即存在同一個(gè)空間）。只有裝載、保存和交換指令可訪問(wèn)存儲(chǔ)器中的數(shù)據(jù)。 ARM芯片一般在處理器核和外部存儲(chǔ)器之間有一個(gè)存儲(chǔ)器管理部件將局部總線的信號(hào)和時(shí)序轉(zhuǎn)換為現(xiàn)實(shí)的外部總線信號(hào)和時(shí)序。第45頁(yè)/共50頁(yè)2.9 ARM體系的存儲(chǔ)系統(tǒng)地址空間 ARM結(jié)構(gòu)使用單個(gè)平面的232 個(gè)8位字節(jié)地址空間。地址空間可以看作是包含230 個(gè)32位字，或231 個(gè)16位半字。如