電子線路課程設(shè)計直接數(shù)字頻率合成器設(shè)計

電子線路課程設(shè)計-直接數(shù)字頻率合成器設(shè)計電子線路課程設(shè)計學(xué)院: 姓名: 學(xué)號: 指導(dǎo)老師: －－2012年12月目錄摘要……………………（1）關(guān)鍵字…………………1）一、實驗?zāi)康摹?）二、實驗設(shè)計基本要求………………（1）三、實驗設(shè)計原理……………………（1）四、分模塊設(shè)計……………………（3）…………………（3）2.頻率預(yù)置與調(diào)節(jié)電路模塊………………（5）………………（5）4．ROM模塊…………………（6）5．測頻電路模塊…………（7）………（8）7．電路總圖………………（10）五、調(diào)試、仿真、下載…………（10）六、實驗中遇到的問題及解決方法………………（10）七、實驗總結(jié)…………（11）……………………（11）2實驗感想……………………（11）八、參考文獻(xiàn)……………………（11）摘要：使用QuartusII軟件和SmartSOPC實驗箱的設(shè)計一個直接數(shù)字頻率合成器（DDS），能夠輸出正弦波、余弦波、方波和鋸齒波。并且可以通過開關(guān)輸入四位的頻率控制字和相位控制字來分別改變采樣頻率波形的相位。另外需要設(shè)計測頻模和譯碼顯示模塊，以此來測得輸出波形的頻率并通過七段數(shù)碼管進(jìn)行顯示。關(guān)鍵詞：QuartusII頻率控制正弦ROM測頻電路譯碼顯示一、實驗?zāi)康模?.學(xué)習(xí)使用QuartusII軟件做復(fù)雜邏輯電路的設(shè)計。2.學(xué)習(xí)使用FPGA實現(xiàn)直接數(shù)字頻率合成器（DDS）。3.學(xué)習(xí)VHDL源程序文件的程序代碼編寫及編譯。4.熟悉SmartSOPC實驗箱硬件測試時的基本使用方法。二、實驗設(shè)計基本要求1.利用QuartusII軟件和SmartSOPC實驗箱實現(xiàn)DDS的設(shè)計；2.DDS中的波形存儲器模塊用Altera公司的Cyclone系列FPGA芯片中的RAM實現(xiàn)，RAM結(jié)構(gòu)配置成4096×10類型；3.具體參數(shù)要求：頻率控制字K取4位，基準(zhǔn)頻率fc1MHz,由實驗板上的系統(tǒng)時鐘分頻得到；4.系統(tǒng)具有清零和使能功能；5.利用實驗箱上的D/A轉(zhuǎn)換器件將ROM輸出的數(shù)字信號轉(zhuǎn)換為模擬信號，能夠通過示波器觀察到正弦波形；6.通過開關(guān)（實驗箱上的K）輸入DDS的頻率和相位控制字，并能用示波器觀察加以驗證；三、實驗設(shè)計原理DDS即DirectDigitalSynthesizer（數(shù)字頻率合成器），是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)，是一種新型的數(shù)字頻率合成技術(shù)。具有相對帶寬大、頻率轉(zhuǎn)換時間短、分辨力高、相位連續(xù)性好等優(yōu)點，很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制，廣泛應(yīng)用于通訊領(lǐng)域。其基本的結(jié)構(gòu)圖如下所示：相位字輸入頻率字輸入信號輸出系統(tǒng)時鐘由上圖的框圖可以看出，DDS主要由相位累加器、相位調(diào)制器、正弦波數(shù)據(jù)表（ROM）、D/A轉(zhuǎn)換器構(gòu)成。相位累加器由N位加法器和N位寄存器構(gòu)成。每來一個時鐘信號，加法器就將頻率控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加的結(jié)果又反饋送至累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進(jìn)行線性相位相加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲器（ROM）的相位取樣地址，這樣就可以把存儲在波形存儲器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值的轉(zhuǎn)換。如果設(shè)置相位控制字P，那么把相位控制字與相位寄存器的輸出相加所得的結(jié)果作為正弦查找表的地址，就可以控制改變DDS輸出正弦波的初始相位。選取ROM的地址即相位累加器的輸出數(shù)據(jù)時，可以既間隔選項，相位寄存器輸出位數(shù)M一般取10~16位，這種載取方法稱為截斷式用法，以減少ROM的容量。M太大會導(dǎo)致ROM容量成倍上升，而輸出精度受D/A位數(shù)的限制未有很大改善。工作原理：通過開關(guān)輸入四位的頻率控制字給一個加法器，將加法器的輸出送至相應(yīng)位數(shù)的寄存器，再將寄存器的輸出送給累加器。在此之前先定制一個存儲相應(yīng)波形數(shù)據(jù)ROM，將寄存器的輸出接到波形ROM，ROM的輸出給SmartSOPC試驗系統(tǒng)的D/A轉(zhuǎn)換芯片，再通過低通濾波器濾除掉高頻分量部分，便可以得到連續(xù)光滑的波形（可以通過連接的示波器看到）。波形的相位還可以通過輸入的四位相位控制字來改變。頻率控制字和測得的波形的頻率可以通過用數(shù)據(jù)選擇器和七段譯碼器搭建的譯碼顯示電路顯示出來。其流程圖如下：分模塊設(shè)計1.分頻模塊：EDA實驗室提供的脈沖頻率為48MhZ，而本次實驗中計時器需要1hz的脈沖信號，測頻電路需要0.5hz的脈沖信號，所以需要做分頻電路模塊，提供24Mhz，1Khz，1hz，0.5hz的脈沖信號。分頻模塊一共包括2分頻，24分頻，1000分頻三個部分。（1）2分頻部分2分頻主要有D觸發(fā)器構(gòu)成。原理圖如如下：（2）24分頻部分24分頻由一個3分頻電路和8分頻電路構(gòu)成。3分頻電路由74160構(gòu)成，其原理圖如下：8分頻電路由三個2分頻構(gòu)成，其原理圖如下：24分頻電路的原理圖：（3）千分頻部分千分頻電路由三個10分頻電路構(gòu)成。10分頻電路由74163構(gòu)成，其電路原理圖如下：千分頻電路的原理圖如下：（4）分頻電路總圖按照所需分頻的具體要求，將上述設(shè)計的各種分頻電路進(jìn)行組合，可以得到分頻電路的總原理圖。具體的分頻模塊總圖如下：2.頻率預(yù)置與調(diào)節(jié)電路模塊頻率預(yù)置和調(diào)節(jié)電路是由3片7483構(gòu)成的。理論上頻率控制字要求是四位二進(jìn)制數(shù)，范圍為0000到1111，但因為實驗的具體要求在實際設(shè)計中需要將頻率控制字設(shè)置為四位。所以設(shè)計中采取將四位頻率控制字設(shè)置在低四位輸入，同時需將高八位全部置0的方案。低四位的輸入可以由實驗箱上的開關(guān)進(jìn)行控制輸入。其輸出是十二位的數(shù)，要求與后面的ROM相匹配連接。其具體電路圖如下：相位累加器一個是要求帶有累加功能的12位加法器。當(dāng)脈沖信號到來的時候，加法器就將頻率控制字與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加結(jié)果又送至累加寄存器的數(shù)據(jù)輸入端。根據(jù)設(shè)計的要求，可以看到累加器需要由一個12位的加法器和一個12位的數(shù)據(jù)寄存器。其結(jié)構(gòu)框圖如下：12位相位量化序列頻率控制字12位fc12位加法器的相加項目分別是四位頻率控制字和反饋的寄存器輸出。其具體電路圖如下所示：12位寄存器的輸入為上圖加法器的輸出結(jié)果，具體電路圖如下所示：正弦查找表ROM是DDS電路的一個重要部分,設(shè)計方法是對正弦函數(shù)進(jìn)行離散采樣,采樣數(shù)值需滿足實驗要求。然后將采樣結(jié)果封裝到ROM的對應(yīng)存儲單元，沒一位地址對應(yīng)一個數(shù)字，輸出為10位。ROM需包含完整的正弦采樣值，此設(shè)計采樣4096個數(shù)值。正弦函數(shù)的采樣幅值可以用excel軟件生成，創(chuàng)建表格文件并存儲得到的4096個數(shù)值。將得到的幅值復(fù)制到表格。然后制作一個ROM器件，將得到的mif文件導(dǎo)入器件，即得到正弦的ROM。得到正弦的mif的文件如下：同樣的方法，只需改動表格中的幅值大小就可得到余弦，鋸齒，三角，方波的mif，導(dǎo)入各自的ROM，即可得到所需所有的ROM。其每個器件截圖如下：由于ROM預(yù)存的正弦函數(shù)的幅值最高位的輸出每個周期只能變化一次，可以通過這個特點來進(jìn)行頻率測試。只需測出一秒內(nèi)的幅值最高位的變化次數(shù)就是輸出正弦波的頻率。所以本模塊的電路需要提供一個頻率為1/2，占空比位50%的脈沖，此脈沖可以由前面的的分頻模塊提供。其中幅值最高位的變化頻率可以依靠計數(shù)器來實現(xiàn)計數(shù)，此計數(shù)器得到的一秒內(nèi)變化次數(shù)就是所需測量的頻率。因為正弦波的頻率范圍限制，本計數(shù)器只需四位即可滿足計數(shù)要求。其輸出的連接顯示譯碼電路。其具體的電路圖如下：本次設(shè)計需要顯示譯碼的是相位頻率控制字和輸出波形的頻率。由于測頻電路得到的頻率本身即為BCD碼可以直接譯碼顯示，所以測頻電路不要轉(zhuǎn)碼的過程，而相位頻率控制字置二進(jìn)制數(shù)，需要先轉(zhuǎn)碼位BCD碼，然后進(jìn)行譯碼顯示。其中的二進(jìn)制轉(zhuǎn)BCD碼的電路圖如下:顯示譯碼電路主要是由一個24選4電路，譯碼器7447以及一個由74160構(gòu)成的計數(shù)器構(gòu)成。其中24選4電路原理圖如下：顯示譯碼電路的總原理圖如下：7．電路總圖將上述設(shè)計中得到的各個分模塊按照總電路的需要進(jìn)行合理擺放，按照總圖原理進(jìn)行對應(yīng)連接。得到的DDS的總圖如下：五、調(diào)試，仿真，下載將設(shè)計得到的總電路圖進(jìn)行保存并置頂，對電路總圖進(jìn)行編譯。若是編譯中發(fā)現(xiàn)警告錯誤，打開電路原理圖進(jìn)行修正，不斷重復(fù)上述步驟直到電路編譯成功。新建一個波形文件（后綴名為.vwf），選擇需要的觀測節(jié)點，設(shè)置觀測選項，給輸入節(jié)點加入設(shè)定的信號，對此波形文件進(jìn)行保存，然后仿真得到所需觀測的波形。若電路得到合適的波形，則可以對此電路進(jìn)行下載。首先需要選擇合適的芯片EP1C12Q240C8，然后進(jìn)行管腳的分配，具體管腳分配參見《EDA設(shè)計實驗指導(dǎo)書》，最后進(jìn)行程序的下載。六、實驗遇到的問題及解決方法實驗在設(shè)計分頻電路模塊時，直接參考了EDA2實驗中電子鐘的分頻模塊設(shè)計，因此在此模塊設(shè)計時駕輕就熟，基本沒遇到問題。至于頻率預(yù)置與調(diào)節(jié)電路模塊因為這塊的電路設(shè)計較簡單，連線也少，也很快完成了。實驗設(shè)計中遇到的第一個難題累加器模塊的設(shè)計，最終在和同伴探討之后得到了正確的設(shè)計方案，問題也得到了解決。另一個難點是ROM模塊的設(shè)計，因為模塊設(shè)計的時候，單是正弦ROM需要的輸入的采樣數(shù)值就有4096個，若是采用手打輸入無疑是需要大量時間，但采用excel軟件的功能后簡化許多。其后的測頻電路設(shè)計主要是原理上無法做到融會貫通導(dǎo)致設(shè)計停滯，在花費大量的時間思考琢磨之后終于得到了采取幅值高位的變化頻率代替正弦波頻率的正確方案。最后的譯碼電路因為之前已經(jīng)設(shè)計過類似的電路所以費時并不多。至于調(diào)試、仿真、下載階段，因為電路中的一些小問題干擾也花費了較長時間改正調(diào)試，最終終于下載成功。七、實驗總結(jié)實驗收獲：通過一周的數(shù)字頻率合成器（DDS）的設(shè)計，在實驗中掌握了利用QuartusII軟件設(shè)計復(fù)雜邏輯電路的基本方法，并熟悉了FPGA實現(xiàn)DDS的設(shè)計過程，同時掌握了實驗室中SmartSOPC實驗箱硬件測試時的基本使用方法。實驗中也進(jìn)一步加深了對《數(shù)字邏輯電路》課程的認(rèn)識，對復(fù)雜數(shù)字邏輯電路設(shè)計中需要的數(shù)電知識做了鞏固復(fù)習(xí)。實驗感想：本次的實驗?zāi)康氖鞘煜?shù)字邏輯電路設(shè)計的基本過程，在實驗中發(fā)現(xiàn)了自身在學(xué)習(xí)數(shù)電知識中存在的遺漏，更重要的是發(fā)現(xiàn)了在學(xué)習(xí)過程中的一些問題。在以往的學(xué)習(xí)中，面對一些陌生的知識總是采取強(qiáng)迫記憶的方法，這樣獲得的知識不能長久存在腦中。經(jīng)過實驗