數(shù)字電路與邏輯設(shè)計第3章學(xué)習(xí)教案

1、數(shù)字電路與邏輯設(shè)計第數(shù)字電路與邏輯設(shè)計第3章章第一頁，共48頁。第三章 邏輯(lu j)門電路3.1 半導(dǎo)體器件的開關(guān)(kigun)特性3.3 TTL邏輯(lu j)門電路3.4 MOS邏輯門電路3.2 基本邏輯門電路第1頁/共48頁第二頁，共48頁。成，成，P型和型和N型半導(dǎo)體材料型半導(dǎo)體材料(cilio)貼在一起，其接合部稱為結(jié)。貼在一起，其接合部稱為結(jié)。二極管有一個結(jié)，三極管有兩個二極管有一個結(jié)，三極管有兩個結(jié)。結(jié)。3.1 半導(dǎo)體器件的開關(guān)(kigun)特性第2頁/共48頁第三頁，共48頁。1、二極管的開關(guān)(kigun)特性3.1 半導(dǎo)體器件的開關(guān)(kigun)特性 + ui RL +u

2、o D開關(guān)電路 IF 0.5 0.7 iD(mA) uD(V) 伏安特性 UBR Is + ui=0V RL +uo Dui=0V時的等效電路 + + ui=5V RL +uo D 0.7Vui=5V 時的等效電路ui0V時，二極管截止(jizh)，如同開關(guān)斷開，uo0V。ui5V時，二極管導(dǎo)通，如同0.7V的電壓源，uo4.3V。Ui0.5V時，二極管導(dǎo)通。iD= Is ( e q v / k T - 1 )第3頁/共48頁第四頁，共48頁。反向恢復(fù)時間是影響二極管開關(guān)(kigun)特性的主要因素第4頁/共48頁第五頁，共48頁。2、三極管的開關(guān)(kigun)特性3.1 半導(dǎo)體器件的開關(guān)(k

3、igun)特性三極管的符號及結(jié)構(gòu)圖如圖所示：三個極基極(j j)（b）、發(fā)射極（e）、集電極（c）。兩個PN結(jié)發(fā)射結(jié)、集電結(jié)。 UBE= VI - RBIBVO= UCE= VCC - RCIC第5頁/共48頁第六頁，共48頁。第6頁/共48頁第七頁，共48頁。Q2ui iB e Rb biC (mA) 直流負(fù)載線 VCC Rc 0+VCCiC uo工作原理電路輸出特性曲線80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)輸入特性曲線iB(A)Q1Q Rc cRbRc+VCCbce截止(jizh)狀態(tài)飽和狀態(tài)iBIBSui=0.5Vuo=+VCCui=

4、UIHuo=0.3VRbRc+VCCbce0.7V0.3V飽和(boh)區(qū)截止(jizh)區(qū)放大區(qū)第7頁/共48頁第八頁，共48頁。10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V時，因為uBE0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)(zhungti)，ic=0。因為ic=0，所以輸出電壓：ui=1V時，三極管導(dǎo)通，基極(j j)電流：因為(yn wi)0iBIBS，三極管工作在飽和狀態(tài)。輸出電壓：uoUCES0.3V第8頁/共48頁第九頁，共48頁。三極管瞬態(tài)開關(guān)(kigun)特性延遲時間上升時間存儲(cn ch)時間下降時間 對上升沿： 三極管從截止

5、到導(dǎo)通，稱為開通時間TON它包括： TON = Td + Tr 延遲時間TD，主要對應(yīng)位壘電容(dinrng)的充電過程。上升時間TR，主要對應(yīng)擴(kuò)散電容(dinrng)的充電過程。 對下降沿： 三極管從導(dǎo)通到截止，稱為關(guān)斷時間TOFF它包括： TOFF = TS + Tf 存儲時間TS，主要對應(yīng)擴(kuò)散電容的放電過程。 下降時間Tf，主要對應(yīng)位壘電容的放電過程。第9頁/共48頁第十頁，共48頁。一、二極管與門和或門電路1與門電路 3.2 基本(jbn)邏輯門電路輸輸 入入輸出輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸 入0001輸出

6、與邏輯真值表第10頁/共48頁第十一頁，共48頁。輸輸 入入輸出輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011輸 入0111輸出 或邏輯真值表第11頁/共48頁第十二頁，共48頁。輸輸 入入輸輸 出出VA（V）VL（V）0V5V5V0VLA01輸 入10輸 出非邏輯真值表第12頁/共48頁第十三頁，共48頁。二極管與門和或門電路的缺點(diǎn)(qudin)：（1）在多個門串接使用時，會出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值(shz)的情況。（2）負(fù)載能力差。第13頁/共48頁第十四頁，共48頁。解決辦法： 將二極管與門（或門）電路(dinl)和三極管非門電路(

7、dinl)組合起來。DD5R14.7k4第14頁/共48頁第十五頁，共48頁。CBAL工作原理(yunl)： （1）當(dāng)A、B、C全接為高電平5V時，二極管D1D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通， VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個為低電平0.3V時，則VP1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：第15頁/共48頁第十六頁，共48頁。一、TTL與非門的基本(jbn)結(jié)構(gòu)及工作原理1TTL與非門的基本(jbn)結(jié)構(gòu)+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1第16

8、頁/共48頁第十七頁，共48頁。TTL與非門的基本(jbn)結(jié)構(gòu)+VV12312312313DTRC輸入級輸出級中間級T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（ +5V）e24k130第17頁/共48頁第十八頁，共48頁。一TTL與非門的工作(gngzu)原理（1）輸入(shr)全為高電平3.6V時。 T2、T3飽和導(dǎo)通，實(shí)現(xiàn)了與非門的邏輯功能之一：輸入(shr)全為高電平時，輸出為低電平。由于T2飽和導(dǎo)通，VC2=1V。T4和二極管D都截止。由于T3飽和導(dǎo)通，輸出電壓為： VO=VCES30.3V第18頁/共48頁第十九頁，共48頁。該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2

9、、T3都截止(jizh)。（2）輸入(shr)有低電平0.3V 時。 實(shí)現(xiàn)了與非門的邏輯(lu j)功能的另一方面： 輸入有低電平時， 輸出為高電平。忽略流過RC2的電流，VB4VCC=5V 。由于T4和D導(dǎo)通，所以： VOVCC-VBE4-VD =5-0.7-0.7=3.6（V）CBAL綜合上述兩種情況，該電路滿足與非的邏輯功能，即：1V第19頁/共48頁第二十頁，共48頁。1TTL與非門提高工作速度(sd)的原理（1）采用多發(fā)射極三極管加快了存儲電荷的消散過程。第20頁/共48頁第二十一頁，共48頁。第21頁/共48頁第二十二頁，共48頁。2TTL與非門傳輸(chun sh)延遲時間tpd

10、導(dǎo)通延遲時間tPHL從輸入波形上升沿的中點(diǎn)到輸出(shch)波形下降沿的中點(diǎn)所經(jīng)歷的時間。一般(ybn)TTL與非門傳輸延遲時間tpd的值為幾納秒十幾個納秒。截止延遲時間tPLH從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時間。2PHLPLHpdttt與非門的傳輸延遲時間tpd： 第22頁/共48頁第二十三頁，共48頁。三、TTL與非門的電壓(diny)傳輸特性及抗干擾能力1電壓傳輸特性(txng)曲線：Vo=f（Vi）ABCDE第23頁/共48頁第二十四頁，共48頁。第24頁/共48頁第二十五頁，共48頁。（4）開門電平電壓(diny)VON是指輸出電壓(diny)下降到VOL（ma

11、x）時對應(yīng)的輸入電壓(diny)。即輸入高電壓(diny)的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓(diny)，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓(diny)Vth電壓(diny)傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓(diny)，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓(diny)的分界線。 近似地：Vth（VOFF+VON )/2 即ViVth，與非門關(guān)門，輸出高電平； ViVth，與非門開門，輸出低電平。 Vth又常被形象化地稱為門檻電壓(diny)。Vth的值為1.3V1.V。OH（min）3.01.5B(0.6V,3.6V)DD(1.4V,

12、0.3V)o0.4V0.5C(1.3V,2.48V)A(0V,3.6V)iVV4.00.5E(3.6V,0.3V)VVV3.52.51.5VOFFOL（max）2.4VA3.52.0(V)ONE4.02.0(V)2.51.0B1.0C3.0OH（min）3.01.5B(0.6V,3.6V)DD(1.4V,0.3V)o0.4V0.5C(1.3V,2.48V)A(0V,3.6V)iVV4.00.5E(3.6V,0.3V)VVV3.52.51.5VOFFOL（max）2.4VA3.52.0(V)ONE4.02.0(V)2.51.0B1.0C3.0第25頁/共48頁第二十六頁，共48頁。TTL門電路的

13、輸出(shch)高低電平不是一個值，而是一個范圍。同樣(tngyng)，它的輸入高低電平也有一個范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。 由表達(dá)式可見(kjin)，Voff越大，Von越?。ɑ騼烧咴浇咏┰肼暼菹拊酱螅垢蓴_能力越強(qiáng)。第26頁/共48頁第二十七頁，共48頁。第27頁/共48頁第二十八頁，共48頁。第28頁/共48頁第二十九頁，共48頁。第29頁/共48頁第三十頁，共48頁。2、TTL與非門的輸出特性 與非門處于開態(tài)時，輸出低電平，此時T4飽和，輸出電流IO從負(fù)載流進(jìn)T4，形成灌電流；當(dāng)灌電流增加(zngji)時，T4飽和程度減輕，因而UO隨IO增加(zngji)略有增

14、加(zngji)。T4輸出電阻約1020。 若灌電流很大，使T4脫離飽和進(jìn)入放大狀態(tài)，UO將很快增加(zngji)，這是不允許的。通常為了保證UO0.35V，應(yīng)使IO25mA。 第30頁/共48頁第三十一頁，共48頁。 與非門處于關(guān)態(tài)時，輸出高電平。此時T4截止，負(fù)載電流為拉電流，從特性曲線可見，當(dāng)拉電流增加時，故UO將降低。因此，為了保證(bozhng)穩(wěn)定地輸出高電平，要求負(fù)載電流IO14mA，允許的最小負(fù)載電阻RL約為170。 第31頁/共48頁第三十二頁，共48頁。V+V13123123D1231K21TBRCe2To3TAiV4T4kc4RRCCb11.6kR130c2 值得注意的是

15、，在開關(guān)(kigun)狀態(tài)轉(zhuǎn)換的瞬間，由于所有管子都處于導(dǎo)通狀態(tài)，瞬間總電流很大，約32mA。因此：考慮極限電流時，不能只計算穩(wěn)態(tài)電流。 工作頻率高，轉(zhuǎn)換次數(shù)多，瞬時功耗大，散熱問題。第32頁/共48頁第三十三頁，共48頁。(mA)14151b1BCCIL RVVI五、TTL與非門的帶負(fù)載(fzi)能力產(chǎn)品規(guī)定IIL1.6mA。第33頁/共48頁第三十四頁，共48頁。（a）所有(suyu)輸入端均接高 T1倒置放大 ，IIH= i IB1 其中 i 為倒置放大倍數(shù)，很小，約0.05， 所以IIH很小。（IIH指流過接高輸入端的電流） (b) 輸入端有高有低 因有高電平輸入，仍可與基極，集電極構(gòu)

16、成(guchng)倒置放大，所以倒置放大電流仍存在 i IB1 。 另外，高電平輸入端（作為集電極）、基極和低電平輸入端（作為發(fā)射極）構(gòu)成(guchng)寄生晶體管，放大倍數(shù)為 j, j值也很小。 總之，IIH = （ I + j ） IB1 約50第34頁/共48頁第三十五頁，共48頁。ILOLOLIIN2帶負(fù)載(fzi)能力 當(dāng)負(fù)載門的個數(shù)增加，灌電流增大，會使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定(gudng)IOL=16mA。由此可得出:第35頁/共48頁第三十六頁，共48頁。IHOHOHIIN NOH稱為輸出(shch)高電平時

17、的扇出系數(shù)。產(chǎn)品規(guī)定(gudng):IOH=0.4mA。由此可得出： 拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。第36頁/共48頁第三十七頁，共48頁。六、TTL與非門舉例(j l)74007400是一種典型的TTL與非門器件，內(nèi)部(nib)含有4個2輸入端與非門，共有14個引腳。引腳排列圖如圖所示。第37頁/共48頁第三十八頁，共48頁。七、 TTL門電路的其他(qt)類型1非門A=0時，T2、T3截止(jizh)，T4導(dǎo)通，L=1。A=1時，T2、T3導(dǎo)通，T4截止(jizh)，L=0。AL 14 13 12 11 10

18、9 8 74LS04 1 2 3 4 5 6 7 VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND 6 反相器 74LS04 的引腳排列圖 第38頁/共48頁第三十九頁，共48頁。A、B中只要(zhyo)有一個為1，即高電平，如A1，則iB就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T3飽和導(dǎo)通，輸出為低電平，即L0。AB0時，iB、iB均分別流入T1A、T1B發(fā)射極，使T2A、T2B、T3均截止(jizh)，T4導(dǎo)通，輸出為高電平，即L1。BAL第39頁/共48頁第四十頁，共48頁。A1和A2都為高電平（T2A導(dǎo)通）、或B1和B2都為高電平（T2B導(dǎo)通）時，

19、T3飽和導(dǎo)通、T4截止(jizh)，輸出L=0。 A1和A2不全為高電平、并且(bngqi)B1和B2也不全為高電平（T2A和T2B同時截止）時，T3截止、T4飽和導(dǎo)通，輸出L=1。DCBAL第40頁/共48頁第四十一頁，共48頁。與門ABAB&1Y=AB=ABAB&YABA+B11或門AB1YY=A+B=A+B異或門AB&11YBABABABABABABABABAY)()(AB=1Y第41頁/共48頁第四十二頁，共48頁。4集電極開路(kil)門（ OC門）+V+V123123123DD1233導(dǎo)通飽和（ +5V）3CCTCCTT4R截止T截止Gc4導(dǎo)通L42截止1G為此(wi c)，專門生產(chǎn)了一種可以進(jìn)行線與的門電路集電極開路門。A、B不全為1時，uB1=1V，T2、T3截止，L=1。A、B全為1時，uB1=2.1V，T2、T3飽和導(dǎo)通，L=0。BAL第42頁/共48頁第四十三頁，共48頁