數(shù)字集成電路的特點(diǎn)與分類學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1數(shù)字集成電路的特點(diǎn)數(shù)字集成電路的特點(diǎn)(tdin)與分類與分類第一頁(yè)，共41頁(yè)。24.1 數(shù)字(shz)集成電路的特點(diǎn)與分類半導(dǎo)體集成電路：采用(ciyng)外延生長(zhǎng)、氧化、光刻、擴(kuò)散等技術(shù)，將多個(gè)晶體管、電阻、電容等元件以及它們之間的連線做在一塊半導(dǎo)體基片上所構(gòu)成的電路。按內(nèi)部有源器件不同分類：雙極型晶體管集成電路(jchng-dinl)MOS集成電路(jchng-dinl)第2頁(yè)/共41頁(yè)第二頁(yè)，共41頁(yè)。3按集成度不同(b tn)分類： 小規(guī)模集成電路（SSI）：10100元件片 如各種( zhn)邏輯門電路、集成觸發(fā)器。 中規(guī)模(gum)集成電路（MSI）：1001000元件片，

2、如譯碼器、編碼器、寄存器、計(jì)數(shù)器。 大規(guī)模集成電路（LSI）：1000 105元件片，如中央處理器，存儲(chǔ)器。 超大規(guī)模集成電路（VLSI）：105元件以上片。CPU（Pentium)含有元件310萬(wàn)330萬(wàn)個(gè)第3頁(yè)/共41頁(yè)第三頁(yè)，共41頁(yè)。4邏輯(lu j)狀態(tài)與正、負(fù)邏輯(lu j)約定 事物兩種互相對(duì)立的狀態(tài)可以(ky)抽象地表達(dá)為 0 和 1，稱為邏輯 0 狀態(tài)和邏輯 1 狀態(tài)。邏輯 0 狀態(tài)和邏輯 1 狀態(tài)各代表什么，是 人為規(guī)定的。 在數(shù)字電路中，我們可以(ky)規(guī)定高電位為邏輯 1 ，低電位為邏輯 0 ，反之也可以(ky)規(guī)定低電位為邏輯 1 ，高電位為邏輯 0 。前者叫做“正邏

3、輯”約定，后者叫做“負(fù)邏輯”約定。第4頁(yè)/共41頁(yè)第四頁(yè)，共41頁(yè)。5同一個(gè)電路，按兩種不同的約定去分析，會(huì)得出(d ch)不同的結(jié)論。uo 1 0 0 1高電位低電位(din wi)正邏輯(lu j)約定負(fù)邏輯約定在今后討論電路時(shí)，必須明確采用哪種約定。一般采用正邏輯約定。第5頁(yè)/共41頁(yè)第五頁(yè)，共41頁(yè)。64.2 晶體管晶體管邏輯電路(lu j din l)(TTL電路)4.2.1 最簡(jiǎn)單(jindn)的與門、非門和與非門電路1. 二極管與門設(shè) UHI=+3V ； UIL=0V。二極管正向?qū)?xingdo)通時(shí)的壓降近似為0第6頁(yè)/共41頁(yè)第六頁(yè)，共41頁(yè)。7輸入輸出 FAB0000101

4、00111輸入輸出 FAB0V0V0V0V3V0V3V0V0V3V3V3V電路(dinl)的輸入與輸出電位電路(dinl)的真值表由真值表可知(k zh)，上面電路是一個(gè)與門第7頁(yè)/共41頁(yè)第七頁(yè)，共41頁(yè)。82. 三極管非門設(shè) UHI=5V ；UIL=0.2V。三極管飽和(boh)時(shí)UCES = 0.2V第8頁(yè)/共41頁(yè)第八頁(yè)，共41頁(yè)。9輸入A輸出F0110輸入A輸出F0.2V5V5V0.2V電路的輸入與輸出(shch)電位電路(dinl)的真值表由真值表可知(k zh)，上面電路是一個(gè)非門第9頁(yè)/共41頁(yè)第九頁(yè)，共41頁(yè)。10+3 晶體管與非門第10頁(yè)/共41頁(yè)第十頁(yè)，共41頁(yè)。114.

5、2.1 TTL與非門電路(dinl)輸入輸出 FAB001011101110輸入輸出 FAB0.2V0.2V5V0.2V5V5V5V0.2V5V5V5V0.2V輸入與輸出(shch)電位電路(dinl)的真值表第11頁(yè)/共41頁(yè)第十一頁(yè)，共41頁(yè)。12 輸出級(jí)： 推拉式電路(dinl)或圖騰柱輸出電路(dinl)第12頁(yè)/共41頁(yè)第十二頁(yè)，共41頁(yè)。13P104第13頁(yè)/共41頁(yè)第十三頁(yè)，共41頁(yè)。14PN第14頁(yè)/共41頁(yè)第十四頁(yè)，共41頁(yè)。15T1T1處于處于(chy)“(chy)“反向運(yùn)用反向運(yùn)用”放大狀態(tài)放大狀態(tài)發(fā)射極和集電極顛倒使用，反向運(yùn)用時(shí)發(fā)射極和集電極顛倒使用，反向運(yùn)用時(shí)很小，

6、小于很小，小于0.050.05。KCL第15頁(yè)/共41頁(yè)第十五頁(yè)，共41頁(yè)。160.3VKCL飽飽和和(boh)結(jié)論結(jié)論(jiln)(jiln)：1.1.計(jì)算得出計(jì)算得出 UIH=3.6V T4 UIH=3.6V T4飽和飽和,UOL=0.2V,UOL=0.2V 2. 2.給出結(jié)論給出結(jié)論(jiln)(jiln)：IIH=40IIH=40A;A;IOL=16mA (UOL=0.2V)IOL=16mA (UOL=0.2V)第16頁(yè)/共41頁(yè)第十六頁(yè)，共41頁(yè)。17結(jié)論：結(jié)論：1.1.計(jì)算計(jì)算(j sun)(j sun)得出得出UIL=0 .2V UIL=0 .2V UOH=3.6V UOH=3.

7、6V2.2.給出結(jié)論給出結(jié)論(jiln)(jiln)： IIL=1.6mA( IIL=1.6mA(器件手冊(cè)器件手冊(cè)););IOH=0.4mA (UOH=3.6V)IOH=0.4mA (UOH=3.6V)第17頁(yè)/共41頁(yè)第十七頁(yè)，共41頁(yè)。18IIH=40A; IOL=16mATTL工作工作(gngzu)(gngzu)參數(shù)參數(shù) P119P119以上(yshng)電流參數(shù)規(guī)定流入為正，流出為負(fù)。 IIL=1.6mA; IOH=0.4mA第18頁(yè)/共41頁(yè)第十八頁(yè)，共41頁(yè)。19P106TTLTTL非門傳輸非門傳輸(chun sh)(chun sh)特特性性 當(dāng) uI 從 0 V電位逐漸上升到高電

8、位時(shí)，輸出電壓(diny) uO的變化情況。第19頁(yè)/共41頁(yè)第十九頁(yè)，共41頁(yè)。20為了區(qū)別 1 和 0 兩種邏輯狀態(tài)，規(guī)定了輸出高電位的下限UOH(min)2.4V，和輸出低電位的上限UOL(max)0.4V。UO2.4V，為邏輯 1 狀態(tài) UO0.4V，為邏輯 0 狀態(tài)開(kāi)啟(kiq)電壓UIH(min)：保證輸出為低電位即UO0.4V，輸入高電位的下限。 關(guān)閉電壓UIL(max)：保證輸出為高電位即UO2.4V，輸入低電位的上限。第20頁(yè)/共41頁(yè)第二十頁(yè)，共41頁(yè)。21TTLTTL非門非門(fi (fi mn)mn)傳輸特性傳輸特性 開(kāi)啟(kiq)電壓UIH(min)=2.0V 關(guān)閉(

9、gunb)電壓UIL(max)=0.8V 當(dāng) uI 增大到 1.4 V左右時(shí)，輸出電壓 uO急劇下降，此時(shí)對(duì)應(yīng)的輸入電壓值稱為閾值電壓 uTHuTH = 1.4V 如果把傳輸特性理想化 ，閾值電壓就是輸出高、低電位的分界線第21頁(yè)/共41頁(yè)第二十一頁(yè)，共41頁(yè)。22UOHUIH躁聲容限 門電路之間相互連接時(shí)，前一級(jí)門的輸出就是后一級(jí)門的輸入，在前一級(jí)輸出為最壞的情況下（輸出高電位為UOH(min)），后一級(jí)門的輸入電壓(diny)允許的變化幅度叫做噪聲容限。UNH=UOH(min)- UIH(min) =2.4-2.0V=0.4V P106第22頁(yè)/共41頁(yè)第二十二頁(yè)，共41頁(yè)。23UOLUI

10、L躁聲容限 門電路之間相互連接時(shí)，前一級(jí)門的輸出就是后一級(jí)門的輸入，在前一級(jí)輸出為最壞的情況下（輸出低電位為UOL(max)），后一級(jí)門的輸入電壓允許(ynx)的變化幅度叫做噪聲容限。UNL=UIL(max)- UOL (max) =0.8-0.4V=0.4V第23頁(yè)/共41頁(yè)第二十三頁(yè)，共41頁(yè)。24門電路躁聲容限=minUNH,UNL 噪聲容限是用來(lái)說(shuō)明(shumng)門電路抗干擾能力大小的參數(shù)。第24頁(yè)/共41頁(yè)第二十四頁(yè)，共41頁(yè)。25IHOHOHIIN101040104 . 063扇出系數(shù)NO：一個(gè)與非門能夠(nnggu)驅(qū)動(dòng)同類型與非門的最大數(shù)目。第25頁(yè)/共41頁(yè)第二十五頁(yè)，共4

11、1頁(yè)。26ILOLOLIIN106 . 116扇出系數(shù)(xsh)N0=minNOH,NOL第26頁(yè)/共41頁(yè)第二十六頁(yè)，共41頁(yè)。27集電極開(kāi)路(kil)門簡(jiǎn)稱OC門第27頁(yè)/共41頁(yè)第二十七頁(yè)，共41頁(yè)。28UCCRL與普通TTL與非門相比，OC門去掉了T3、D，使T4集電極開(kāi)路，并作為電路的輸出(shch)端。OC門正常工作時(shí)，要外接電源并串接一個(gè)電阻RL。只要RL阻值選擇的合適即能實(shí)現(xiàn)與非功能，還可以將兩個(gè)或更多的OC門輸出(shch)端直接連接在一起。第28頁(yè)/共41頁(yè)第二十八頁(yè)，共41頁(yè)。29Y1Y2YABY 1CDY 2CDABYYY21實(shí)現(xiàn)了與功能(gngnng)，稱為線與。CD

12、ABY實(shí)現(xiàn)(shxin)了或功能，稱為線或。第29頁(yè)/共41頁(yè)第二十九頁(yè)，共41頁(yè)。30三態(tài)TTL門三態(tài)TTL門與普通TTL門不同，它的輸出端除了可以出現(xiàn)高、低電平（正常工作狀態(tài)(zhungti)，低阻輸出），還可以出現(xiàn)第三種狀態(tài)(zhungti)高阻狀態(tài)(zhungti)（或稱阻塞狀態(tài)(zhungti)、禁止?fàn)顟B(tài)(zhungti)） A、B輸入端 F輸出端 G阻塞信號(hào)輸入端 EN使能信號(hào)輸入端第30頁(yè)/共41頁(yè)第三十頁(yè)，共41頁(yè)。31三態(tài)門輸入輸出 FG(EN)A10高阻態(tài)100011第31頁(yè)/共41頁(yè)第三十一頁(yè)，共41頁(yè)。32三態(tài)門最重要三態(tài)門最重要(zhngyo)的一的一個(gè)用途是可以實(shí)現(xiàn)

13、個(gè)用途是可以實(shí)現(xiàn)用同一根導(dǎo)線輪流用同一根導(dǎo)線輪流傳送不同的數(shù)據(jù)或傳送不同的數(shù)據(jù)或信號(hào)，這根線叫做信號(hào)，這根線叫做總線?？偩€。第32頁(yè)/共41頁(yè)第三十二頁(yè)，共41頁(yè)。33DIR= 0DIR= 1第33頁(yè)/共41頁(yè)第三十三頁(yè)，共41頁(yè)。344.3 CMOS邏輯電路(lu j din l) 4.3.1 CMOS反相器第34頁(yè)/共41頁(yè)第三十四頁(yè)，共41頁(yè)。35CMOS反相器傳輸(chun sh)特性 1.閾值電壓UTH=UDD/2; UDD=5V, UTH=2.5V2. UOH5V; UOL0V3. UNL=UNH0.3UDD 1.5V(CMOS)0.4V(TTL)COMS反相器抗干擾能力強(qiáng)第35頁(yè)

14、/共41頁(yè)第三十五頁(yè)，共41頁(yè)。36電源電流(dinli) 和 的關(guān)系iDDuI 無(wú)論輸入為高電平還是低電平，T1和T2總有一個(gè)截止，因此靜態(tài)(jngti)電流近似為零，靜態(tài)(jngti)功耗極小。 第36頁(yè)/共41頁(yè)第三十六頁(yè)，共41頁(yè)。37 MOS門電路互相連接時(shí)，門電路輸出總要接到其他(qt)門電路的輸入端，所以相當(dāng)于帶有電容性負(fù)載CL。在uI由低電位跳變到高電位時(shí)，CL通過(guò)T1放電， uI由低電位跳變到高電位時(shí)，電源通過(guò)T2對(duì)CL充電，造成動(dòng)態(tài)功耗。CMOS反相器的動(dòng)態(tài)(dngti)功耗為 PC CL UDD2 f 與TTL不同，MOS管的柵極電流極小，CMOS門的扇出系數(shù)取決于負(fù)載電容的大小和工作速度的要求，即驅(qū)動(dòng)的門數(shù)越多，負(fù)載電容越大，充放電時(shí)間(shjin)越長(zhǎng)，工作速度越慢。第37頁(yè)/共41頁(yè)第三十七頁(yè)，共41頁(yè)。38CMOS CMOS 傳輸傳輸(