數字電路模擬試題

1、數字邏輯分析與設計模擬試題一、單項選擇題1 .只有在時鐘的下降沿時刻，輸入信號才能被接收，該種觸發(fā)器是（）。A.高電平觸發(fā)器B.下降沿觸發(fā)器C.低電平觸發(fā)器D.上升沿觸發(fā)器2 .下列電路中，屬于時序邏輯電路的是（）A.編碼器B.譯碼器C.數值比較器D.計數器3 .若將一個TTL與非門（設輸入端為A、B）當作反相器使用，則A、B端應如何連接（）A.A、B兩端并聯(lián)使用B.A或B中有一個接低電平0C.不能實現4 .在二進制譯碼器中，若輸入有5位二進制代碼，則輸出有（）個信號。A.32B.16C.8D.45 .同步RS觸發(fā)器的“同步”時指（）A.RS兩個信號同步B.Qn+1與S同步C.Qn+1與R同步

2、D.Qn+1與CP同步6 .不是最小項ABCD邏輯相鄰的最小項是（）A.ABCDB.ABCDC.ABCDD.ABCD7 .與A+B+C相等的為（）A.A，B，CB.A，B，CC.ABC8 .測得某邏輯門輸入A、B和輸出F的波形如圖1所示，則F（A,B）的表達式是（）A.F=ABB.F=A+BC.F=A二BD.F=ABB:I1tiIIF!圖19 .某邏輯函數的真值表見表1,則F的邏輯表達式是（A.F=AB+AC表1BF=AB+BCABCF00010011Cf=aB+ac010001101000cF=AB+AC1011D.11001111n1n10 .要實現Q=Q,JK觸發(fā)器的J、K取值應為（）。

3、AJ=K=0BJ=K=1CJ=0K=111 .可以用來實現并/串轉換和串/并轉換的器件是（）A.計數器B.全加器C.移位寄存器D.存儲器12 .下列觸發(fā)器中沒有計數功能的是（）A.RS觸發(fā)器B.T觸發(fā)器C.JK觸發(fā)器D.T蒯發(fā)器13 .某邏輯電路輸入A、B和輸出Y的波形如圖2所示，則此電路實現的邏輯功能是（）A.與非B.或非C.異或D.異或非14 .若兩個邏輯函數相等，則它們必然相同的是（A.真值表B.邏輯表達式C.邏輯圖D.電路圖15 .能將輸入信號轉變成二進制代碼的電路稱為（A.譯碼器B.編碼器C.數據選擇器D.數據分配器填空題1 .完成下列數制之間的轉換（25.25）10=（）2=（）8

4、2 .十進制數7對應的8421碼為,對應的余3碼為。3 .用反演規(guī)則求出邏輯函數F=（A+BC）D+（A+B）CD的反函數F=。4 .用公式法化簡F=ABC+ABC+BC=。5 .三態(tài)邏輯門，簡稱TSL門，該門的輸出有三種狀態(tài)，分別為、。6 .半導體數碼顯示器的內部接法有兩種形式：共接法和共接法。7 .數字電路按照是否有記憶功能通?？煞譃閮深悾?、。8 .集電極開路門（OC門）能夠實現的功能為,。9 .圖3中圖形符號依次表示、邏輯運算。brb圖310 .數字電路中的三極管一般工作在或狀態(tài)。11 .邏輯代數有、和邏輯非三種基本運算。12 .如果輸入與輸出的關系是"有0出1,全1出0&qu

5、ot;,這是邏輯運算。”全0出0,有1出1",這是邏輯運算。13 .一個三位二進制譯碼器的輸入線應有根，輸出線最多有根。14 .常用的集成觸發(fā)器按功能可分為RS觸發(fā)器、和T觸發(fā)器。15 .若要存儲5位2進制數，需要個觸發(fā)器。三、簡答題1 .組合邏輯電路與時序邏輯電路有何區(qū)別2 .同步時序邏輯電路與異步時序電路有何區(qū)別3 .4-2線編碼器往往省略0輸入線，這是為什么?4 .實驗時只有74LS112雙JK觸發(fā)器，怎么將其轉換為T觸發(fā)器使用?5 .試給出常用的兩種實現組合邏輯函數的常用電路?四、分析題1 .用卡諾圖化簡函數F(A,B,C,D)=E(0,7,9,11)+匯d(3,5,15)。

6、2 .如圖4是一片4選1數據選擇器實現F(A,B,C)函數，試寫出F表達式，并轉換成標準與或式。3 .寫出如圖5所示組合邏輯電路的表達式，列出真值表。4 .由四位二進制計數器74161及門電路組成的時序電路如圖6所示。要求畫出狀態(tài)轉換圖，說明電路為幾進制計數器。Q0QiQ2Q3小pQccCPT74161LdCPCr1DoD1D2D3'1五、作圖題（9分）1.JK觸發(fā)器的CP,J,K端分別加上如圖Q端的輸出波形。設初始狀態(tài)為0。7所示的波形時，試畫出圖72 .基本R-S觸發(fā)器的電路如圖8所示，根據輸入波形畫出對應的輸出Q波形。Q3 .畫出圖9所示電路的Q。、Qi的輸出波形，假設初始狀態(tài)皆

7、為0。圖9六、設計題(30分)1 .設計一多數表決電路，要求A、B、C三人中只要有兩人以上(包括兩人)同意，則決議就能通過，但A還有決定權，即只要A同意，即使其他人不同意也能通過。假設同意用高電平“1”表示，不同意用低電平“0”表示；通過用高電平“1”表示，不通過用低電平“0”表示，輸出結果用變量F表示。試求：(1)列出真值表并寫出輸出的邏輯函數表達式；(2)化簡輸出邏輯函數，用與非門實現設計并畫出電路圖。2 .試用八選一數據選擇器74151實現邏輯函數F=E(1,3,5,6),要求寫出分析過程，畫出邏輯電路圖。3 .采用集成譯碼器74LS138和必要的門電路實現邏輯函數功能F(A,B,C,D)=m+m5+m9,要求寫出分析過程，給出連接線路圖。4 .設計一個101串行序列檢測電路，當電路檢測到輸入連續(xù)出現101時輸出為1,否則為0.畫出狀態(tài)轉移圖和邏輯電路圖。5 .試用計數器74LS161和八選一數據選擇器74LS151構成序列信號發(fā)生器，產生一個8位的序列信號00010111,畫出連接線路圖。6,用74LS161設計一個實現模8的記數器，并且用7段字