第8章門電路與組合邏輯電路ppt課件

1、第一節(jié)第一節(jié) 數(shù)字電路概述與計(jì)數(shù)制數(shù)字電路概述與計(jì)數(shù)制第二節(jié)第二節(jié) 邏輯門電路邏輯門電路第三節(jié)第三節(jié) 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì) 第四節(jié)第四節(jié) 常用組合邏輯電路常用組合邏輯電路 第一節(jié)第一節(jié) 數(shù)字電路概述與計(jì)數(shù)制數(shù)字電路概述與計(jì)數(shù)制 一、模擬量和數(shù)字量一、模擬量和數(shù)字量二、計(jì)數(shù)制二、計(jì)數(shù)制一、模擬量和數(shù)字量一、模擬量和數(shù)字量1脈沖數(shù)字信號(hào)脈沖數(shù)字信號(hào)數(shù)字電路數(shù)字電路(digital circuit)： 組合邏輯電路組合邏輯電路 時(shí)序邏輯電路時(shí)序邏輯電路 脈沖是指在短時(shí)間內(nèi)出現(xiàn)的電壓或電流的變化，脈沖是指在短時(shí)間內(nèi)出現(xiàn)的電壓或電流的變化，其波形不按正弦規(guī)律變化。其波形不按正

2、弦規(guī)律變化。 脈沖數(shù)字信號(hào)的參數(shù)脈沖數(shù)字信號(hào)的參數(shù)脈沖幅度脈沖幅度Um Um 脈沖上升時(shí)間脈沖上升時(shí)間tr tr 脈沖下降時(shí)間脈沖下降時(shí)間tf tf 脈沖寬度脈沖寬度tw tw 周期周期T T2典型的數(shù)字信號(hào)典型的數(shù)字信號(hào)在同一種方波信號(hào)中，在同一種方波信號(hào)中，相對(duì)高的電位叫作高電相對(duì)高的電位叫作高電平，反之為低電平平，反之為低電平矩形波信號(hào)矩形波信號(hào)方波特點(diǎn)：強(qiáng)調(diào)相對(duì)方波特點(diǎn)：強(qiáng)調(diào)相對(duì)高低電位，而非詳細(xì)高低電位，而非詳細(xì)電位或電壓的數(shù)值電位或電壓的數(shù)值3. 正邏輯和負(fù)邏輯正邏輯和負(fù)邏輯正邏輯正邏輯:高電平高電平為為“1 低電平低電平為為“0方波特點(diǎn)：強(qiáng)調(diào)相對(duì)方波特點(diǎn)：強(qiáng)調(diào)相對(duì)高低電位，而非詳

3、細(xì)高低電位，而非詳細(xì)電位或電壓的數(shù)值電位或電壓的數(shù)值二、計(jì)數(shù)制二、計(jì)數(shù)制1. 十進(jìn)制十進(jìn)制 逢十進(jìn)一和逢十進(jìn)一和“權(quán)權(quán)2. 二進(jìn)制二進(jìn)制 逢二進(jìn)一和逢二進(jìn)一和“權(quán)權(quán)43.2 = 4101 + 3100 + 210-1權(quán)權(quán): 101(十位十位) 100(個(gè)位個(gè)位) 10-1(小數(shù)后小數(shù)后1位位) (1101)2 = 123 +122 +021 + 120 權(quán)權(quán): 23 22 : 23 22 21 2021 2013基數(shù)基數(shù)例如例如例如例如3. 十進(jìn)制十進(jìn)制二進(jìn)制轉(zhuǎn)換成十進(jìn)制：按權(quán)展開二進(jìn)制轉(zhuǎn)換成十進(jìn)制：按權(quán)展開十進(jìn)制轉(zhuǎn)換成二進(jìn)制：十進(jìn)制轉(zhuǎn)換成二進(jìn)制： 整數(shù)部分轉(zhuǎn)換整數(shù)部分轉(zhuǎn)換 小數(shù)部分轉(zhuǎn)換小數(shù)部

4、分轉(zhuǎn)換(1101)2 = 123 +122 +021 + 120 權(quán)權(quán): 23 22 : 23 22 21 2021 2013例如例如例如例如 14.605 整數(shù)部分轉(zhuǎn)換：除整數(shù)部分轉(zhuǎn)換：除2 2取余，直至取余，直至0 0十進(jìn)制轉(zhuǎn)換成二進(jìn)制十進(jìn)制轉(zhuǎn)換成二進(jìn)制14 2723212014 = (1110 )2 K3K2K1K0余余0 0余余1 1余余1 1余余1 1留意：先得的余數(shù)為留意：先得的余數(shù)為低位；后得的為高位低位；后得的為高位例如例如 14.605 十進(jìn)制轉(zhuǎn)換成二進(jìn)制十進(jìn)制轉(zhuǎn)換成二進(jìn)制留意：先得的整數(shù)為留意：先得的整數(shù)為高位，后得的為低位高位，后得的為低位小數(shù)部分：乘小數(shù)部分：乘2 2取

5、整，直至達(dá)準(zhǔn)確的位數(shù)取整，直至達(dá)準(zhǔn)確的位數(shù)0.605 1.2100.420 K-3 =0K-2 =0K-1 =12 2 2 0.840 0.605(0.100)2 得：得：14.605(1110.100)24.4.二二- -十進(jìn)制十進(jìn)制Binary Coded Decimal，BCD碼碼 BCD碼：用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)碼：用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù) ( 09共十個(gè)數(shù)字共十個(gè)數(shù)字00001001可代表可代表09又稱又稱8421碼碼(權(quán)權(quán))1位十進(jìn)制數(shù)位十進(jìn)制數(shù)舉例：舉例：84101000，01008421BCD第二節(jié)第二節(jié) 邏輯門電路邏輯門電路 一、根本邏輯門電路一、根本邏輯門

6、電路二、集成邏輯門電路二、集成邏輯門電路邏輯門電路：可以實(shí)現(xiàn)邏輯關(guān)系，邏輯關(guān)系是指邏輯門電路：可以實(shí)現(xiàn)邏輯關(guān)系，邏輯關(guān)系是指某事物的條件與結(jié)果的關(guān)系。某事物的條件與結(jié)果的關(guān)系。 1與邏輯和與門電路與邏輯和與門電路ABY+-“1接通或燈亮接通或燈亮; “0斷開或燈滅斷開或燈滅與邏輯與邏輯 AND logic：只需當(dāng)決議某一事情的條件：只需當(dāng)決議某一事情的條件全部具備之后，這件事才會(huì)發(fā)生。全部具備之后，這件事才會(huì)發(fā)生。 一、根本邏輯門電路一、根本邏輯門電路ABY000010100111與邏輯真值表與邏輯真值表N0123只需當(dāng)只需當(dāng)A、B全為全為“1，才有，才有Y1；假設(shè)；假設(shè)A、B任任一為一為0V

7、 , 相應(yīng)的二極管優(yōu)先導(dǎo)通，鉗制相應(yīng)的二極管優(yōu)先導(dǎo)通，鉗制UY0.7V。010 0表達(dá)式：表達(dá)式：YAB&ABY與門電路與門電路2 2或邏輯和或門電路或邏輯和或門電路 “1“1接通或燈亮接通或燈亮; ; “0“0斷開或燈滅斷開或燈滅或邏輯真值表或邏輯真值表ABY+-ABY000011101111N0123或邏輯或邏輯OR logic：當(dāng)決議某：當(dāng)決議某一事情的幾個(gè)條件中，只需有一一事情的幾個(gè)條件中，只需有一個(gè)或一個(gè)以上條件具備，這件事個(gè)或一個(gè)以上條件具備，這件事就會(huì)發(fā)生。就會(huì)發(fā)生。 或門電路或門電路 表達(dá)式：表達(dá)式：YAB01假設(shè)假設(shè)A、B中任一為中任一為1, 相應(yīng)的二極管優(yōu)先導(dǎo)通，鉗

8、相應(yīng)的二極管優(yōu)先導(dǎo)通，鉗制制UY3.7V。1 11ABY或邏輯真值表或邏輯真值表ABY000011101111N01233 3非邏輯和非門電路非邏輯和非門電路 “1“1接通或燈亮接通或燈亮; ; “0“0斷開或燈滅斷開或燈滅+-AY0110YA非邏輯真值表非邏輯真值表10N非邏輯非邏輯NOT logic：某一事情能否發(fā)生只取決于：某一事情能否發(fā)生只取決于一個(gè)條件，而且結(jié)果是對(duì)該條件的否認(rèn)；條件具備一個(gè)條件，而且結(jié)果是對(duì)該條件的否認(rèn)；條件具備時(shí)事情不發(fā)生，條件不具備時(shí)事情才發(fā)生。時(shí)事情不發(fā)生，條件不具備時(shí)事情才發(fā)生。 非門電路非門電路0110YA非邏輯真值表非邏輯真值表10N非門非門符號(hào)符號(hào)1A

9、YUBCEIC100.3V三極管三極管開關(guān)形狀開關(guān)形狀表達(dá)式：表達(dá)式：AY 飽和飽和導(dǎo)通導(dǎo)通RC+UCCAY3V0RB復(fù)合邏輯門復(fù)合邏輯門1ABCYY1與非門電路與非門電路與非門符號(hào)與非門符號(hào)&ABCY&ABCY1YCBAY 或非門電路或非門電路或非門符號(hào)或非門符號(hào)1 ABCYCBAY 舉例：同或門舉例：同或門BABAY 邏輯功能：邏輯功能：A A、B B一樣，那么一樣，那么Y Y1 1A1 1B1 111Y可寫成可寫成 YA B=1AYBBA BA ABY001010100111同或門邏輯符號(hào)同或門邏輯符號(hào)二、集成邏輯門電路二、集成邏輯門電路1 1TTLTTL門電路門電路 半

10、導(dǎo)體集成門電路：半導(dǎo)體集成門電路：雙極型雙極型 三極管三極管單極型單極型 場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管Transistor-transistor Logic 屬于雙極型集成門屬于雙極型集成門電路，主要以電路，主要以TTL與非門電路為根底與非門電路為根底T1：多發(fā)射極晶體：多發(fā)射極晶體管，構(gòu)成與門電路管，構(gòu)成與門電路CBAY 典型典型TTL與非門電路的構(gòu)造、功能和邏輯符號(hào)與非門電路的構(gòu)造、功能和邏輯符號(hào) C1TTLTTL與非門任務(wù)原理與非門任務(wù)原理當(dāng)當(dāng)A A、B B、C C 任一任一為為“0“0時(shí)：時(shí)：Y Y1 1 1101UB1=0.3+0.7=1V5VUY3.6V3.6V拉電流拉電流T1：多發(fā)射極晶體：

11、多發(fā)射極晶體管，構(gòu)成與門電路管，構(gòu)成與門電路CBAY C1T1各發(fā)射極最各發(fā)射極最終還導(dǎo)通嗎？終還導(dǎo)通嗎？0111UB1=0.73=2.1V1VUY0.3V0.3V當(dāng)當(dāng)A、B、C 全為全為“1時(shí)：時(shí)：UB1Y00.3V灌電流灌電流C1TTLTTL與非門任務(wù)原理與非門任務(wù)原理CBAY 當(dāng)當(dāng)A、B、C全為全為“1時(shí)：時(shí)：UB1Y0當(dāng)當(dāng)A、B、C任一任一為為“0時(shí)：時(shí)：Y1 T2、T5同時(shí)飽和導(dǎo)通或同時(shí)截止，導(dǎo)通條件：同時(shí)飽和導(dǎo)通或同時(shí)截止，導(dǎo)通條件：UB1 2.1V；T3總是放大導(dǎo)通；總是放大導(dǎo)通；T4導(dǎo)通或截止導(dǎo)通或截止 T4放大導(dǎo)通放大導(dǎo)通 Y1 拉電流拉電流 T5飽和導(dǎo)通飽和導(dǎo)通 Y0 灌電

12、流灌電流 T4和和T5總有總有一個(gè)截止一個(gè)截止TTLTTL與非門任務(wù)原理總結(jié)與非門任務(wù)原理總結(jié)CBAY TTL的主要參數(shù)的主要參數(shù)傳輸延時(shí)：傳輸延遲時(shí)間是用來(lái)表示傳輸延時(shí)：傳輸延遲時(shí)間是用來(lái)表示TTL門電路任門電路任務(wù)速度的參數(shù)務(wù)速度的參數(shù) 輸入輸出邏輯電平：規(guī)范輸入輸出邏輯電平：規(guī)范TTL門輸入邏輯低電門輸入邏輯低電平平UIL為為00.8V；輸入邏輯高電平；輸入邏輯高電平UIH為為25V；輸出邏輯低電平輸出邏輯低電平UOL為為00.4V；輸出邏輯高電；輸出邏輯高電平平UOH為為2.45V。 2PLHPHLpdtttCBAY 輸入輸出邏輯電平：規(guī)范輸入輸出邏輯電平：規(guī)范TTL門輸入邏輯低電門輸

13、入邏輯低電平平UIL為為00.8V；輸入邏輯高電平；輸入邏輯高電平UIH為為25V；輸出邏輯低電平輸出邏輯低電平UOL為為00.4V；輸出邏輯高電；輸出邏輯高電平平UOH為為2.45V。 TTL的主要參數(shù)的主要參數(shù)CBAY IIL閾值電壓閾值電壓UT：能使輸入級(jí)：能使輸入級(jí)T1的基極電位的基極電位UB1到達(dá)到達(dá)2.1V對(duì)應(yīng)的輸入電壓，稱為閾值電壓。對(duì)應(yīng)的輸入電壓，稱為閾值電壓。 輸入輸出電流：輸入輸出電流： 低電平輸入電流低電平輸入電流IIL輸入端短路電流輸入端短路電流IIS 高電平輸入電流高電平輸入電流IIH反偏漏電流反偏漏電流:IIH0IIS1VR13KT1ABC1+5V10IIHIIS1

14、.6mAIIH2040A3.6V0.3VTTL的主要參數(shù)的主要參數(shù)CBAY 扇出系數(shù)：扇出系數(shù)是指一個(gè)門電路能帶同類門電扇出系數(shù)：扇出系數(shù)是指一個(gè)門電路能帶同類門電路輸入端的最大數(shù)目。路輸入端的最大數(shù)目。 灌灌TTL驅(qū)動(dòng)門驅(qū)動(dòng)門負(fù)載門負(fù)載門&0拉拉1ILLmax00IIN IH0Hmax0IIN 或者或者在拉電流時(shí)：在拉電流時(shí)：在驅(qū)動(dòng)門灌電流時(shí)：在驅(qū)動(dòng)門灌電流時(shí)：outputoutputLowLowHighHighoutputoutputTTL的主要參數(shù)的主要參數(shù)CBAY 1 1CMOSCMOS非門電路非門電路 常稱常稱CMOSCMOS反相器反相器 驅(qū)動(dòng)管驅(qū)動(dòng)管TN是是N溝道加強(qiáng)型溝道

15、加強(qiáng)型(NMOS)，負(fù)載管，負(fù)載管TP是是P溝道加強(qiáng)型溝道加強(qiáng)型(PMOS)，兩，兩者聯(lián)成互補(bǔ)對(duì)稱的構(gòu)造。者聯(lián)成互補(bǔ)對(duì)稱的構(gòu)造。 無(wú)論電路處于何種形狀，兩無(wú)論電路處于何種形狀，兩管中總有一個(gè)截止，所以它管中總有一個(gè)截止，所以它的靜態(tài)功耗極低，有微功耗的靜態(tài)功耗極低，有微功耗電路之稱。電路之稱。 驅(qū)動(dòng)管驅(qū)動(dòng)管AY 負(fù)載管負(fù)載管2CMOS門電路門電路2CMOS門電路門電路2CMOS傳輸門電路傳輸門電路 相當(dāng)于理想開關(guān)相當(dāng)于理想開關(guān) 傳輸門的開通與關(guān)斷取決于控制信號(hào)傳輸門的開通與關(guān)斷取決于控制信號(hào)C和和 ，在，在 輸入端加了符號(hào)輸入端加了符號(hào)“，喻意，喻意 低電平有效，即低電平有效，即 0就允許信號(hào)

16、傳輸。就允許信號(hào)傳輸。 C CCCCC低電平低電平有效有效高電平高電平有效有效3集成門電路運(yùn)用的一些實(shí)踐問(wèn)題集成門電路運(yùn)用的一些實(shí)踐問(wèn)題TTL門電路多余輸入端的處置門電路多余輸入端的處置 接高電平；接低電平；并聯(lián)；剪短懸空接高電平；接低電平；并聯(lián)；剪短懸空與門，與門，與非門與非門或門，或門，或非門或非門相當(dāng)于相當(dāng)于輸入輸入1第三節(jié)第三節(jié) 組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì) 一、邏輯代數(shù)根底二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換三、組合邏輯電路的分析四、組合邏輯電路的設(shè)計(jì)一、邏輯代數(shù)根底一、邏輯代數(shù)根底1邏輯代數(shù)運(yùn)算法那邏輯代數(shù)運(yùn)算法那么么AA 0110邏輯非邏輯非邏輯或邏輯或AAAAAA 11

17、01 AA邏輯與邏輯與AAAAAA 1000 AA一、邏輯代數(shù)根底一、邏輯代數(shù)根底1 1邏輯代數(shù)運(yùn)算法那邏輯代數(shù)運(yùn)算法那么么遵守交換律、結(jié)合律、分配律遵守交換律、結(jié)合律、分配律反演律摩根律反演律摩根律 、吸收律等、吸收律等BAAB BABA AABA ABAA ）（BABAA 反演律反演律吸收律吸收律BCACABA )()(NAB最小項(xiàng)最小項(xiàng)最小項(xiàng)編號(hào)最小項(xiàng)編號(hào)0001m01011m12101m23110m3ABY BA BA BA BA 與非運(yùn)算真值與非運(yùn)算真值表與最小項(xiàng)表與最小項(xiàng)n變量邏輯函數(shù)的最小項(xiàng)共有變量邏輯函數(shù)的最小項(xiàng)共有2n個(gè)個(gè)最小項(xiàng)的重要性質(zhì)：輸入變量最小項(xiàng)的重要性質(zhì)：輸入變量A

18、、B任何一組取值下任何一組取值下必有一個(gè)最小項(xiàng)，且僅有一個(gè)最小項(xiàng)的值為必有一個(gè)最小項(xiàng)，且僅有一個(gè)最小項(xiàng)的值為1。 約束項(xiàng)和恣意項(xiàng)統(tǒng)稱無(wú)關(guān)項(xiàng)。把它們參與到邏輯函約束項(xiàng)和恣意項(xiàng)統(tǒng)稱無(wú)關(guān)項(xiàng)。把它們參與到邏輯函數(shù)表達(dá)式中，不會(huì)改動(dòng)函數(shù)原來(lái)的關(guān)系。利用寫入數(shù)表達(dá)式中，不會(huì)改動(dòng)函數(shù)原來(lái)的關(guān)系。利用寫入無(wú)關(guān)項(xiàng)的方法常可化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)。無(wú)關(guān)項(xiàng)的方法?？苫?jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)。約束項(xiàng)：假設(shè)真值表中制止輸入變量為某些值，該約束項(xiàng)：假設(shè)真值表中制止輸入變量為某些值，該組值對(duì)應(yīng)的最小項(xiàng)叫做約束項(xiàng)，取值為零。組值對(duì)應(yīng)的最小項(xiàng)叫做約束項(xiàng)，取值為零。恣意項(xiàng)：假設(shè)真值表中輸入變量某些組合的取值對(duì)恣意項(xiàng)：假設(shè)真值表

19、中輸入變量某些組合的取值對(duì)函數(shù)沒(méi)有影響，可有可無(wú)，不影響電路功能，其對(duì)函數(shù)沒(méi)有影響，可有可無(wú)，不影響電路功能，其對(duì)應(yīng)的最小項(xiàng)叫做恣意項(xiàng)。應(yīng)的最小項(xiàng)叫做恣意項(xiàng)。 二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換1.1.公式法化簡(jiǎn)公式法化簡(jiǎn)【例題】【例題】 化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)邏輯函數(shù)【解】【解】 利用公式利用公式A+AA，把上式改寫成，把上式改寫成ABCCABCBABCAY ）（）（）（ABCCABABCCBAABCBCAY ）（）（CCABBBACAABCY )(ACBCAB 所以：所以：二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換2. 真值表與邏輯式的轉(zhuǎn)換真值表與邏輯式的轉(zhuǎn)換 ABC0000

20、01010011100101110111N01234567mim0=？m1=？m2=？m3=？m4=？m5=？m6=？m7=？輸入變量輸入變量A A、BnBn個(gè)個(gè)n變量邏輯函數(shù)的變量邏輯函數(shù)的最小項(xiàng)共有最小項(xiàng)共有2n個(gè)個(gè) 11 CBAm輸入變量輸入變量ABC=001時(shí)時(shí):二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換2. 真值表與邏輯式的轉(zhuǎn)換真值表與邏輯式的轉(zhuǎn)換 ABC000001010011100101110111N01234567mim0=？m1=？m2=？m3=？m4=？m5=？m6=？m7=？輸入變量輸入變量A A、BnBn個(gè)個(gè)n變量邏輯函數(shù)的變量邏輯函數(shù)的最小項(xiàng)共有最小項(xiàng)共有2n個(gè)

21、個(gè) 11 CBAm輸入變量輸入變量ABC=001時(shí)時(shí):2. 真值表與邏輯式的轉(zhuǎn)換真值表與邏輯式的轉(zhuǎn)換 ABC000001010011100101110111N01234567mim0=？m1=？m2=？m3=？m4=？m5=？m6=？m7=？輸入變量輸入變量A A、BnBn個(gè)個(gè)n變量邏輯函數(shù)的變量邏輯函數(shù)的最小項(xiàng)共有最小項(xiàng)共有2n個(gè)個(gè) 11 CBAm輸入變量輸入變量ABC=001時(shí)時(shí):CBAm0CBAm 1CBAm 2二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換2. 真值表與邏輯式的轉(zhuǎn)換真值表與邏輯式的轉(zhuǎn)換 ABC000001010011100101110111N01234567mim0=

22、？m1=？m2=？m3=？m4=？m5=？m6=？m7=？Y00010111設(shè)計(jì)一個(gè)三人舉手表決設(shè)計(jì)一個(gè)三人舉手表決器器,Y為結(jié)果，半數(shù)以上為結(jié)果，半數(shù)以上人經(jīng)過(guò)：人經(jīng)過(guò)：Y=1 Y Y1 1對(duì)應(yīng)的最小項(xiàng)？對(duì)應(yīng)的最小項(xiàng)？Ym3+m5+m6+m7CBABCAYABCCAB 3邏輯式與邏輯圖的轉(zhuǎn)換邏輯式與邏輯圖的轉(zhuǎn)換 ABCCAB ACBCABYACBCABACBCAB對(duì)下式參與兩個(gè)對(duì)下式參與兩個(gè)ABCABC后再后再化簡(jiǎn)化簡(jiǎn)ABCY三人舉手表決電路圖CBABCAY4輸入與輸出波形圖輸入與輸出波形圖 tY橫向橫向:時(shí)間時(shí)間 t縱向縱向:變量變量Y = A + B三、組合邏輯電路的分析三、組合邏輯電路

23、的分析【例題】【例題】 組合邏輯電路如圖示，分析該電路的邏輯組合邏輯電路如圖示，分析該電路的邏輯功能。功能。 【解】【解】 由邏輯圖逐級(jí)寫出邏輯式由邏輯圖逐級(jí)寫出邏輯式 BABAY由邏輯式寫出真值表由邏輯式寫出真值表 ABY000011101110BAY異或門：異或門：【例題】【例題】 對(duì)人腦醫(yī)學(xué)磁共振圖像采用一種基于對(duì)人腦醫(yī)學(xué)磁共振圖像采用一種基于區(qū)域的分割識(shí)別技術(shù)，即根據(jù)病灶與正常組織區(qū)域的分割識(shí)別技術(shù)，即根據(jù)病灶與正常組織在圖像中反映出的亮度差別找到適宜的域值進(jìn)在圖像中反映出的亮度差別找到適宜的域值進(jìn)展分割檢測(cè)。設(shè)圖像檢測(cè)結(jié)果的亮度形狀為展分割檢測(cè)。設(shè)圖像檢測(cè)結(jié)果的亮度形狀為0 07 7

24、種種000000111111，0 0代表區(qū)域亮度最低，代表區(qū)域亮度最低，7 7代表區(qū)域亮度最高，區(qū)域閾值亮度為代表區(qū)域亮度最高，區(qū)域閾值亮度為5 5。試設(shè)。試設(shè)計(jì)一個(gè)組合邏輯電路，到達(dá)或高于閾值亮度時(shí)計(jì)一個(gè)組合邏輯電路，到達(dá)或高于閾值亮度時(shí)，輸出信號(hào)，輸出信號(hào)Y Y1 1，表示應(yīng)將該區(qū)域分割挑選出，表示應(yīng)將該區(qū)域分割挑選出來(lái)。來(lái)。 【解】【解】 設(shè)輸入變量為設(shè)輸入變量為ABC，代表，代表 亮度形狀亮度形狀000111； 列出真值列出真值表表 區(qū)域閾值亮度區(qū)域閾值亮度5，那么，那么Y=1ABC000001010011100101110111Y00000111ABCCABCBAY寫出寫出Y的邏輯式

25、并化簡(jiǎn)變換的邏輯式并化簡(jiǎn)變換 對(duì)上式參與一個(gè)對(duì)上式參與一個(gè)ABC后再化簡(jiǎn)得：后再化簡(jiǎn)得：ACABACABACABY畫出邏輯圖畫出邏輯圖 第四節(jié)第四節(jié) 常用組合邏輯電路常用組合邏輯電路 一、加法器一、加法器二、編碼器二、編碼器三、譯碼器和數(shù)字顯示三、譯碼器和數(shù)字顯示四、數(shù)據(jù)選擇器四、數(shù)據(jù)選擇器一、加法器一、加法器1半加器半加器 (half-adder) 當(dāng)多位數(shù)相加時(shí)，半加器當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給可用于最低位求和，并給出進(jìn)位數(shù)出進(jìn)位數(shù)C。 ABSC0000011010101101S: 和數(shù)和數(shù)C: 進(jìn)位進(jìn)位2全加器全加器 (full-adder) 可對(duì)兩個(gè)二進(jìn)制數(shù)可對(duì)兩個(gè)二

26、進(jìn)制數(shù)A和和B及低位進(jìn)位數(shù)及低位進(jìn)位數(shù)CI三者求三者求和和S，并給出高位進(jìn)位，并給出高位進(jìn)位C三位三位串行串行加法加法器器CI CI二、編碼器二、編碼器用途：編碼用途：編碼(coding)(coding)是把字母、數(shù)字、文字或符是把字母、數(shù)字、文字或符號(hào)等信息編成一組二進(jìn)制代碼。號(hào)等信息編成一組二進(jìn)制代碼。n位二進(jìn)制代碼有位二進(jìn)制代碼有2n種，可以表示種，可以表示2n個(gè)信個(gè)信息息 8個(gè)輸入變量個(gè)輸入變量(信息信息)I0I73位二進(jìn)制數(shù)：位二進(jìn)制數(shù)：Y2Y1Y0取取 000111 8 8種形狀種形狀例如例如2381.1.二進(jìn)制編碼器二進(jìn)制編碼器 Y0Y1Y28/3線線編編碼碼I0I7I3假設(shè)假設(shè)

27、I0=1那么：那么：I0 I71000Y2Y1Y0 000每組只允每組只允許一個(gè)輸許一個(gè)輸入信號(hào)有入信號(hào)有效高電效高電平平1 1 8個(gè)輸入變量個(gè)輸入變量(信息信息)I0I73位二進(jìn)制數(shù)：位二進(jìn)制數(shù)：Y2Y1Y0取取 000111 8 8種形狀種形狀例如例如238I1I2I5I78/38/3線編碼器真值表線編碼器真值表I0 I3I4I6000011110011001101010101Y2Y1Y0輸入輸入最小項(xiàng)最小項(xiàng)各輸出各輸出條件：每次只允許一個(gè)條件：每次只允許一個(gè)輸入信號(hào)為有效輸入信號(hào)為有效由真值表得出邏輯式由真值表得出邏輯式如下如下75310IIIIY76321IIIIY76542IIIIY

28、1.1.二進(jìn)制編碼器二進(jìn)制編碼器 三、譯碼器和數(shù)字顯示三、譯碼器和數(shù)字顯示1.1.二進(jìn)制譯碼器二進(jìn)制譯碼器用途：把輸入的二進(jìn)制代碼用途：把輸入的二進(jìn)制代碼(000111)譯成譯成對(duì)應(yīng)的輸出信號(hào)對(duì)應(yīng)的輸出信號(hào) 70YY3/83/8線譯碼器線譯碼器3 3位輸入位輸入8 8位輸出位輸出由由74LS型型3/8線二進(jìn)制譯碼器真值表寫出邏輯式線二進(jìn)制譯碼器真值表寫出邏輯式 00mCBAY33mY 11mY 22mY 44mY 55mY 66mY 77mY 二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！1. 二進(jìn)制譯碼器二進(jìn)制譯碼器【例題】【例題】 邏輯式邏輯式 ，試用試用74LS型型3/8線二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)。線二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)。 ABCCBACBACBAY二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！【解【解】),(7421mY由于由于74LS型型3/8線二進(jìn)制譯碼器各輸出邏輯式就是線二進(jìn)制譯碼器各輸出邏輯式就是最小項(xiàng)表達(dá)式，所以最小項(xiàng)表達(dá)式，所以 74217421YYYYYYYYY輸入為輸入為ABC二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！二進(jìn)制譯碼器各輸出就是最小