EDA技術(shù)實驗講義

1、ED服術(shù)實驗講義（配GW48-PK涼列SOPC/EDT®驗開發(fā)系統(tǒng)）目錄實驗一簡單門電路設(shè)計與仿真4實驗二七人表決器的設(shè)計.6.實驗三顯示電路設(shè)計7.實驗四四位全加器的設(shè)計.9.實驗五序列檢測器設(shè)計11實驗六分頻器的設(shè)計13實驗七步進電機設(shè)計14實驗八8051/89c51核及片上系統(tǒng)設(shè)計16附錄1實驗電路結(jié)構(gòu)12附錄2GW48PK2系統(tǒng)芯片引腳對照表22附錄3ED戒術(shù)實驗報告范例23實驗一簡單門電路設(shè)計與仿真一、實驗?zāi)康?、熟悉Quartusn6.0或QuartusU9.0軟件的使用方法2、通過實驗掌握組合邏輯電路的EDA®理圖輸入設(shè)計法，通過電路的仿真和硬件驗證，學(xué)會對實

2、驗板上的FPGA/CPLDS行編程下載，進一步了解門電路的功能。二、實驗儀器設(shè)備1、PC一臺2、GW48-PK系列SOPC/ED座驗開發(fā)系統(tǒng)三、實驗原理在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器或多路開關(guān)。1、輸入、輸出信號分析輸入信號：4路數(shù)據(jù)，用D0、D、D、D3表示；兩個選擇控制信號，用S、So表示。輸出信號：用Y表示，它可以是4路輸入數(shù)據(jù)中的任意一路，究意是哪一路完全由選擇控制信號決定。示意框圖如圖1-1所示。輸入數(shù)據(jù)選擇控制信號圖1-14選1數(shù)據(jù)選擇器示意框圖2、真值表表1-14選1數(shù)據(jù)選擇器的真值表輸入輸出DS1S0YD000D

3、)D01DD210D>D311D33、邏輯表達式Y(jié)=D0SiS°DBS。D2S1&D3S1&四、實驗內(nèi)容1、為本項工程設(shè)計建立文件夾(文件名不能用中文)(1) 2、輸入設(shè)計項目和存盤打開原理圖編輯窗口編輯4選1數(shù)據(jù)選擇器的原理圖在Quartus皿圖形編輯方式下,從/altera/90/quartusprimitiveslogic元件庫中調(diào)出4選1數(shù)據(jù)選擇器設(shè)計所需要的元件，包括4個三輸入端與非門、1個四輸入端與非門和2個非門。按照圖1-2所示的原理電路，完成4選1數(shù)據(jù)選擇器原理圖輸入設(shè)計。圖1-2中，D3D2、D1和D0是數(shù)據(jù)輸入端，S1和S0是控制輸入端，Y是

4、數(shù)據(jù)輸出端（2）文件存盤以mux41.bdf為文件名保存在工程目錄中。（3）建立工程為mux41.bdf建立工程，工程名可以與文件夾相同。（4）編譯編譯執(zhí)行Processing/Start/Compilation命令或按工具欄中的相應(yīng)按鈕對設(shè)計文件進行編譯和改錯。3、仿真在Quartus皿波形編輯方式下，編輯mux41.bdf的波形文件，并完成輸入信號D3D2、D1和DO,控制信號S1和S0電平的設(shè)置。波形文件編輯結(jié)束后以mux41.vwf為波形文件名存盤。啟動仿真器“Processing/StartSimulation”命令，仿真開始，觀察仿真波形進行設(shè)計電路的功能驗證。波形編輯文件與仿真報

5、告文件（SimulationReport）是分開的。4、引腳鎖定GW48-PIED破驗開發(fā)系統(tǒng)選擇的目標(biāo)芯片為EPC6Q240C8NB擇的實驗電路模式5（參閱附錄1）,并通過查閱附錄2有關(guān)芯片引腳對照表，確定引腳分別為：D3接PIO7（鎖定在第240腳）,D2接PIO6（鎖定在第239腳）,D1接PIO5（鎖定在第238腳）,D0接PIO4（鎖定在第237腳）,S1接PIO1（鎖定在第234腳），S0接PIO0（鎖定在第233腳），Y接PIO8（鎖定在第1腳）。5、編程下載與硬件驗證最后存儲這些引腳鎖定的信息后，必須再編譯（啟動StartCompilation）一次，才能將引腳鎖定的信息編譯進

6、編程下載文件中完成引腳鎖定后。然后打開GW4演驗開發(fā)系統(tǒng)的電源，在菜單Tool中選擇Programmer,在彈出的對話框Mode欄中選擇JTAG編程模式，再選擇下載文件，文件名為mux41.sof,最后單擊下載Start按鈕。下載成功后，選擇實驗電路模式5,設(shè)定輸入信號D3-D0,改變S1和S0,觀察輸出Y的變化，硬件驗證數(shù)據(jù)選擇器的功能是否正確。五、實驗報告詳細敘述4選1數(shù)據(jù)選擇器的設(shè)計流程；給出仿真圖；最后給出硬件測試流程和結(jié)果（樣式見附錄3）實驗二七人表決器的設(shè)計、實驗?zāi)康?、初步了解VHDL語言；2、學(xué)會用行為描述方式來設(shè)計電路。、實驗儀器設(shè)備1、PCM*2、GW48-PK系列SOPC

7、/EDA；驗開發(fā)系統(tǒng)三、實驗原理1、用七個開關(guān)作為表決器的7個輸入變量，輸入變量為邏輯“1”時表示表決者“贊同”；輸入變量為“0”時，表示表決者“不贊同”。輸出邏輯“1”時，表示表決“通過”；輸出邏輯“0”時，表示表決“不通過”。當(dāng)表決器的七個輸入變量中有4個以上（含4個）為“1”時，則表決器輸出為“1”；否則為“0”。2、七人表決器設(shè)計方案很多，比如用多個全加器采用組合電路實現(xiàn)。用VHDL語言設(shè)計七人表決器時，也有多種選擇。常見的VHDL語言'描述方式有行為描述、寄存器傳輸（RTL）描述、結(jié)構(gòu)描述以及這幾種描述在一起的混合描述。我們可以用結(jié)構(gòu)描述的方式用多個全加器來實現(xiàn)電路，也可以用

8、行為描述。3、采用行為描述時，可用一變量來表示選舉通過的總?cè)藬?shù)。當(dāng)選舉人大丁或等丁4時為通過，綠燈亮；反之不通過時，黃燈亮。描述時，只須檢查每一個輸入的狀態(tài)（通過為“1”不通過為“0”）并將這些狀態(tài)值相加，判斷狀態(tài)值和即可選擇輸出。四、實驗內(nèi)容1. 編寫上述電路的VHDL®程序，并進行編譯。2. 鎖定引腳，建議選擇實驗電路模式5。3. 編程下載與硬件驗證。五、設(shè)計提示1.初次接觸VHDL語言應(yīng)注意語言程序的基本結(jié)構(gòu)，數(shù)據(jù)類型及運算操作符；2. 了解變量和信號的區(qū)別；3. 了解進程內(nèi)部順序執(zhí)行語句及進程外部并行執(zhí)行語句的區(qū)別。六、實驗報告要求根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括七人表決

9、器的工作原理敘述，程序設(shè)計、軟件編譯、仿真分析、引腳鎖定、硬件測試和詳細實驗過程：給出程序分析報告、仿真波形圖及其分析報告。實驗三顯示電路設(shè)計、實驗?zāi)康?、學(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計;2、學(xué)習(xí)VHDL勺多層設(shè)計方法。、實驗儀器設(shè)備1、PCM一臺2、GW48-PK2系列SOPC/EDA實驗開發(fā)系統(tǒng)三、實驗原理1、七段數(shù)碼顯示工作原理（共陰極接法）abcdefg7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC,如74或4000系列的器件只能作十進制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/C

10、PLD中來實現(xiàn)。作為7段譯碼器，輸出信號LED7S的7位分別接數(shù)碼管的7個段，高位在左，低位在右。例如當(dāng)LED7S輸出為“1101101”時，數(shù)碼管的7個段：g、f、e、d、c、b、a分別接1、1、0、1、1、0、1;接有高電平的段發(fā)亮，丁是數(shù)碼管顯示“5”。注意，這里沒有考慮表示小數(shù)點的發(fā)光管，如果要考慮，需要增加段h。2、顯示代碼概念abcdefg9的顯示代碼字型顯示代碼abcdefg門111111010110000匚1101101JJ11110010110011rJ01100111011111-/1110000na1111111n1111011四、實驗內(nèi)容1、編寫7段譯碼器VHDL源程序

11、。顯示譯碼輸出用數(shù)碼8顯示譯碼輸出2、在QuartusII軟件上編譯和仿真。3、鎖定管腳，建議選擇實驗電路模式6,(PIO46-PIO40),鍵8、鍵7、鍵6和鍵5四位控制輸入。4編程下載與硬件驗證。5、記錄系統(tǒng)仿真和硬件驗證結(jié)果。五、實驗報告要求根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括7段譯碼器的工作原理敘述，程序設(shè)計、軟件編譯、仿真分析、引腳鎖定、硬件測試和詳細實驗過程，給出程序分析報告、仿真波形圖及其分析報告。實驗四四位全加器的設(shè)計一、實驗?zāi)康耐ㄟ^實驗讓學(xué)生熟悉Quartus皿的VHD以本設(shè)計流程全過程，掌握組合邏輯電路的文本輸入設(shè)計法，通過對設(shè)計電路的仿真和硬件驗證，讓學(xué)生進一步了解加法器

12、的功能。二、實驗儀器設(shè)備1、PCM*2、GW48-PK2系列SOPC/EDA實驗開發(fā)系統(tǒng)三、實驗原理4位全加器可看作4個1位全加器申行構(gòu)成，具體連接方法如下圖所示：B3A3B2A2B1A1B0A0CinS3COS2S1S0圖3-1由1位全加器構(gòu)成4位全加器連接示意圖采用VHDL®言設(shè)計時調(diào)用其附帶的程序包，其系統(tǒng)內(nèi)部會自行生成此結(jié)構(gòu)四、實驗內(nèi)容4. 編寫1位全加器full_add1的VHDL®程序，并進行編譯。5. 利用元件例化語句編寫4位全加器full_adder4的VHDL®程序，并進行編譯和仿真。6. 鎖定引腳，建議選擇實驗電路模式1:鍵1輸入4位加數(shù)，鍵2

13、輸入4位被加數(shù)，鍵8輸入Cin，數(shù)碼管5顯示相加和，D8顯示進位CQ7. 編程下載與硬件驗證。五、設(shè)計提示調(diào)用STD_LOGIC_UNSIGNfiD先設(shè)計一個一位的全加器包括三個輸入端：a,b,cin（進位輸入），兩個輸出端：s（和）,cout（進位輸出）。四位申行進位的全加器可以利用四個一位的全加器搭建而成，其結(jié)構(gòu)如上圖所示，其輸入端口分別為a0,a1,a2,a3,b0,b1,b2,b3,cin輸出端口分別為s0,s1,s2,s3,cout。在實驗中只需要先描述一位全加器，然后用component語句進行元件說明，再利用元件例化語句就可以實現(xiàn)四位的全加器。六、實驗報告要求根據(jù)以上的實驗內(nèi)容寫

14、出實驗報告，包括4位全加器的工作原理敘述，程序設(shè)計、軟件編譯、仿真分析、引腳鎖定、硬件測試和詳細實驗過程：給出程序分析報告、仿真波形圖及其分析報告。實驗五序列檢測器設(shè)計一、實驗?zāi)康?、了解狀態(tài)機的設(shè)計；2、用狀態(tài)機實現(xiàn)序列檢測器的設(shè)計。二、實驗儀器設(shè)備1、PCM*2、GW48-PK2系列SOPC/EDA實驗開發(fā)系統(tǒng)三、實驗原理序列檢測器在數(shù)據(jù)通訊，雷達和遙測等領(lǐng)域中用丁檢測同步識別標(biāo)志。它是用來檢測一組或多組由二進制碼組成的脈沖序列信號。當(dāng)序列檢測器連續(xù)收到一組申行二進制碼后，如果這組碼與檢測器中預(yù)先設(shè)置的碼相同，則輸出1,否則輸出0。由丁這種檢測的關(guān)鍵在丁正確碼的收到必須是連續(xù)的，這就要求檢

15、測器必須記住前一次的正確碼及正確序列，直到在連續(xù)的檢測中所收到的每一位碼都與預(yù)置數(shù)的對應(yīng)碼相同。在檢測過程中，任何一位不相等都將回到初始狀態(tài)重新開始檢測。完成對序列數(shù)“11100101”的檢測，當(dāng)這一申序列數(shù)高位在前（左移）申行進入檢測器后，若此數(shù)與預(yù)置的密碼數(shù)相同，則輸出“A”，否則仍然輸出“B”。四、實驗內(nèi)容與要求1、預(yù)習(xí)序列檢測器原理并寫出預(yù)習(xí)報告；2、設(shè)計一個8位檢測序列信號“11100101”的序列檢測器；3、畫出ASM圖；4、用VHDL語言編寫出源程序；5、在QuartusII軟件上編譯和仿真，6、鎖定引腳。建議選擇電路模式8,用鍵7（PIO11）控制復(fù)位信號CLR;鍵6（PIO9

16、）控制狀態(tài)機工作時鐘CLK;待檢測申行序列數(shù)輸入DIN接PIO10（左移，最高位在前）;指示輸出AB接PIO39PIO36（顯示丁數(shù)碼管6）。下載后：按實驗板“系統(tǒng)復(fù)位”鍵；用鍵2和鍵1輸入2位十六進制待測序列數(shù)“11100101”；按鍵7復(fù)位（平時數(shù)碼6指示顯“B”）；按鍵6（CLK）8次，這時若申行輸入的8位二進制序列碼（顯示丁數(shù)碼2/1和發(fā)光管D8D0）與預(yù)置碼“11100101”相同，則數(shù)碼管6應(yīng)從原來的B變成A,表示序列檢測正確，否則仍為B。7、編程下載與硬件驗證。四、實驗報告要求根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括序列檢測器原理的敘述，程序設(shè)計、軟件編譯、仿真分析、引腳鎖定、硬件測

17、試和詳細實驗過程，給出程序分析報告、仿真波形圖及其分析報告。、實驗六分頻器的設(shè)計一、實驗?zāi)康膶W(xué)習(xí)數(shù)控分頻器的設(shè)計、分析和測試方法二、實驗儀器設(shè)備1、PCM*2、GW48-PK2系列SOPC/EDA實驗開發(fā)系統(tǒng)三、實驗原理數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。三、實驗內(nèi)容與要求1、預(yù)習(xí)數(shù)控分頻器原理并寫出預(yù)習(xí)報告；2、設(shè)計一個數(shù)控分頻器；3、用VHDL語言編寫出源程序；4、在QuartusII軟件上編譯和仿真；5、鎖定引腳和硬件驗證。建議選擇電路模

18、式1,鍵2/鍵1負責(zé)輸入8位預(yù)置數(shù)D（PIO7-PIO0）;CLK由clock0輸入，頻率選65536Hz或更高（確保分頻后落在音頻范圍）；輸出FOUT接揚聲器（SPKER）。編譯下載后進行硬件測試：改變鍵2/鍵1的輸入值，可聽到不同音調(diào)的聲音。四、實驗報告要求根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括分頻器原理的敘述，程序設(shè)計、軟件編譯、仿真分析和詳細實驗過程，給出程序分析報告、仿真波形圖及其分析報告。實驗七步進電機設(shè)計、實驗?zāi)康膶W(xué)習(xí)用FPG座現(xiàn)步進電機的驅(qū)動和細分控制、實驗儀器設(shè)備1、PCM*2、GW48-PK2系列SOPC/EDA實驗開發(fā)系統(tǒng)3、排線四根三、實驗原理步進電機作為一種電脈沖一一角

19、位移的轉(zhuǎn)換元件，由丁具有價格低廉、易丁控制、無積累誤差和計算機接口方便等優(yōu)點，在機械、儀表、工業(yè)控制等領(lǐng)域中獲得了廣泛的應(yīng)用。利用FPGA設(shè)計的數(shù)字比較器可以同步產(chǎn)生多路PWM電流波形，對多相步進電機進行靈活的控制。通過改變控制波形表的數(shù)據(jù)、增加計數(shù)器的位數(shù)，可提高技術(shù)精度，從而可以對步進電機的步進轉(zhuǎn)角進行任意細分，實現(xiàn)步進轉(zhuǎn)角的精確控制。用FPGA實現(xiàn)多路PWM控制，無須外接D/A轉(zhuǎn)換器，使外圍控制電路大大簡化，控制方式簡潔，控制精度高，控制效果好。用單片機和DSP的控制都難以達到同樣地控制效果。三、實驗內(nèi)容與要求1、預(yù)習(xí)步進電機原理，詳細看教材P39卜P396.2、設(shè)計一個步進電機控制器；

20、用VHD旃言編寫出源程序；在QuartusU軟件上編譯和仿真鎖定引腳、編程下載與硬件驗證。3、對步進電機控制器的原理進行敘述，程序設(shè)計、軟件編譯、仿真分析硬件測試。4、鎖定引腳和硬件驗證。建議選擇電路模式5,CLK0接clock0,選擇4Hz;CLK5接clock5，選擇32768H4S接PIO6（鍵7）,控制步進電機細分旋轉(zhuǎn)（1/8細分，2.25度/步），或不細分旋轉(zhuǎn)（18度/步）;U_DgPIO7（鍵8）,控制旋轉(zhuǎn)方向。步進電機的四個相ABCDp（對應(yīng)程序中的YDY1、Y2、Y3）分別與PIO64,PIO65,PIO66,PIO67相接。四、實驗報告要求根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括

21、步進電機細分驅(qū)動原理，程序設(shè)計、軟件編譯、仿真分析和詳細實驗過程，給出程序分析報告、仿真波形圖及其分析報告。原理圖:iS®Ct券:(TT-可TejCTdetenuBUSMUKCLKa=i!lHlIPIN23|"己5哭廠,l»=fr=rr="«krrr_1I!JuJBbbif-rrv!fi,=-rr=t-tr-r-=:-g':鐮R喳制史御電ft寶轉(zhuǎn)方甘：中.,3JTTUTcmt>3OkfWK|Vdiue網(wǎng)而pCLHP3014(1.0)'DEC2"CHTHH5.12IBLnji面.0114*3|Eat>3.0F

22、3.Q|卜|jroft3L5r叩$DI，二偵,-,i：NTi":D；FEFT)飛CWT0|15.fi|仿真波形:IT-fiffi#Kslue14.2cLkflBi國YB1CSRiydBdlfiBiEcmiaMi13cwrqHOC回QU.一_皿B；1111_rn_J_rL_JLJ-J_LJ_L_L_jn_i一廠JOOLj：1100：f0110Xw”J.moiXLiooyoiloxdohEitWLxileat1M3rmuXQuo一燭liiaiiliiiiliiiiiilii2iiiiiBiiiiiJps!.£jDUS£.IBTLEJ.04US.iz.Taxo./us.

23、i.ooasdusLU.3U!KLX.HE14.2nzrLrLrLrLrLruTrLrLrLnjTrLrLruirLrmrLrLrLnrLrLrLrLrLrLrmrLnrT3To3i3rrrr"rirrcrnrrrrr3nrr"rnmti頂i球戲口口XF9C0J；FCCi(j廠FFOO|面5|9所口3.&即0*QFO0昵0K質(zhì)口口*河00啊口打網(wǎng)G£玄5y4*引腳匹配:ToLocationyOBankI/OStandard<>V0PIN_222£3.3*LVTTL0Y1PIN_2193.3-VLVTTL時VPIN_21923.3-VL

24、VTTLY3吐匚岫PIN_2173.3-VLVTTLPIN_2813.3-VLVTTLglk5PINJ5233.3-VLVTTL5PIN_23923.3-VLVTTLlujdPIN_24033VLVTTL實驗八8051/89c51核及片上系統(tǒng)設(shè)計基丁8051單片機IP核的等精度頻率計單片機系統(tǒng)設(shè)計（LCD顯示）一、實驗?zāi)康牧私庖壕э@示器的使用方法，了解等精度頻率計原理，了解FPGA8051核及其外圍器件的基本結(jié)構(gòu)。二、實驗儀器設(shè)備1、PCM*2、GW48-PK2系列SOPC/EDA實驗開發(fā)系統(tǒng)3、排線14根，長跳線1根三、實驗原理利用8051單片機核，能將圖（1）（課本P324圖10-17）中

25、的主要元件集成在單片機FPGA中。圖（1）是一個含有等精度頻率計測試模塊的8051單片機系統(tǒng)，圖中ETESTER模塊的VHDL程序參看課本P318（例10-39）。單片機時鐘由嵌入式鎖相環(huán)提供，設(shè)在40MHz。三、實驗內(nèi)容與要求1、預(yù)習(xí)等精度頻率計/相位計設(shè)計和液晶顯示器的使用方法，詳細看教材P31弘P325和白度。2、按圖（1）在自己新建的工程中設(shè)計好電路圖。3、用C語言編程，設(shè)計單片機程序，完成與FPG故口程序編寫；用Keil軟件編譯，并產(chǎn)生下載編譯代碼，后綴名為：.hex。4、鎖定引腳和硬件驗證。建議選擇電路模式5,CLK0接clock。，選擇20MHz長跳線一端接clock0的16H乙

26、另一端接P180引腳，目的是提供要測量的輸入頻率。用14針排線連接好核心板和LCD莫塊，核心板上的P197與LCD模塊接口的D6相連，P225與D7相連，然后依次順序連接好。按復(fù)位鍵，再按K13（任意波形，開發(fā)板左下角的4*4按鍵模塊）顯示要測的輸入頻率值；按復(fù)位鍵，再按K12（顯示脈寬）；按復(fù)位鍵，再按K11（顯示占空比）。四、實驗報告要求根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括等精度頻率計原理和液晶顯示方法，程序設(shè)計、軟件編譯、仿真分析和詳細實驗過程，給出程序分析報告、仿真波形圖及其分析報告。原理圖圖（1）引腳匹配:ToLocationI/OBankI/OStandardCLKPIN_28L3

27、.3-VLVTTLIRSTPIN_23323.3-VLVTTL<iPOE0PIN_219233VLVTTLjPOEPIN,2J23.3-VLVTTL«POE3PIN_22623-3-VLVTTLPIN_3613,3-VLVTTLOP11PIN_3913.3-VLVTTL0P12PIN_50I3,3-VLVTTL®P13PIN_20623.3-VLVTTLPIN_20Z23,3-VLVTTLOP1!5PIN_20023.3-VLVTTLPl可PIN9723,3-VLVTTL<>P17PIN_22523.3-VLVTTLlTCLKPIN8。33,3-VLVTT

28、L<>P3O0PINJ9623.3-VLVTTL妙P3O1PIN_2O123.3-VLVTTL_>P30PIN其323.3-VLVTTLOP0E4PIN_55133VLVTTLCOUTPINJ6123,3-VLVTTLIMTPIN_223Z3.3-VLVTTLHNOPIN_513,3-VLVTTL附錄1實驗電路結(jié)構(gòu)教碼8數(shù)嗎丁數(shù)碼6數(shù)碼5數(shù)碼4數(shù)碼3數(shù)碼2熟碼1ZZEZ岸嗎器棒富s|3器房器I日日日日B揚聲器CL8KCICLOCK：CLOCKSCLOCKSrpio?rpioBfFiosrpi04:rpio?I'PI07«PI02PIO11-PIO8PIO15

29、-PIO12QD16QD15O01400130D12OD11攤聲器CLOCJ®CLOCKCL0CH3CLOCKDSPEAKERPI019-PI01BPI023-PI02CPIO27-PIO24PIO3bPIO29PI0G907iD6I038'I0G7Q016QD15D54D310361034鍵1129D1IO3370021035FPGA?CPLD目標(biāo)芯片PIO39-PIO32PIO49PI04SPI015-PI012PI011-PI06PIO7PIO4PI03-PI00實驗電路結(jié)構(gòu)圖N0.1HSHHS0H07F.7T7T.17F7F-榜碼器氏昏器I饞碼器I體碼器作碼器I倬碼器

30、I倬君器I郁器Irm鍵8rmPI019-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44FPGA/CPLD目標(biāo)芯片PI015-PI0SPI07FIEPI05PI04PI03PI02PI01PIOOCLOCKO-CLQCK2-CLOCKS_CLOCIffi-槌7鍵S實驗電路結(jié)構(gòu)圖鍵3準(zhǔn)2鍵1N0.3鍵4SSSSCUOCkDCLOCK；CLOCICLOCKSPIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47*PIO44QdePDEpdQdQdQD1°

31、;K串行輸出顯示LOADCLOCKCLEAR_r單脈沖11窿HEX鍵4串行輸出HEXPlowFPGA/CPLD目標(biāo)芯片PIO8PI09PIO11PIO15-PIO12PI07-PIO4PI03-PIOO實驗電路結(jié)構(gòu)圖NO.4PI015-PI08SSHSSSSS昆碼函碼驀I譯硅仙舊碼11謹(jǐn)島品舊洞謹(jǐn)碼仙I譯碼劇|匚=PI010-PI016PI023-PI020PID27PIO24PI031PI028FI035,PI032PI030-PI036P1043-P1040PI047PI044<Loe掃12CLOC15CLO必爭61T1DAY_ro6543210I010101010101oFIPIP

32、IPIFIPIPI故構(gòu)snnnQwdu.SSHHHHSH揚聲器PICB-PICi女接&E旦FMO4&PIC4D接g,匕巳d,c,Ha（直接與7段顯示器相接）_r-T_r_r_r_rHEXHEX1鍵7襟6鍵5鍵a曜3鍵2PIO22-PIO16PIO30-PIO24PIO38-PIO32PIQ4b-P二凹口FP3ZVCPLDPI016PI017PI013PIO19PIO20PIO21PIO22PIO23目標(biāo)芯片CLDCK0CLDCK2CLOCKSCLOCM5PIO13-PIO8PI07-PIO4PIO3-PIC0實驗電路結(jié)構(gòu)匿NO.6八i呻r揚聲器SPEAKE譯明Q/XDS07D6D5D4D3D2D1'串行新涵中_TLTUHdD15_r單跚中單腕中HEX