煙臺大學數字電路試題

1、精選優(yōu)質文檔-傾情為你奉上一、填空題（本題20分，每空1分）1.從集成度來說，數字集成電路可分為 、 、 、 和 五類。2當一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的想象，稱為 。3 是一種對脈沖電平敏感的存儲單元電路。4時序邏輯電路一般由 和 兩部分構成。5半導體存儲器一般分為兩類，即 和 。6半加器是由 和 組成的，全加器是由兩個 和一個 構成的。7對于二極管與門電路，當某輸入端為高電平時，對應二極管處于 狀態(tài)；當輸出為低電平時，有二極管處于 狀態(tài)。8D觸發(fā)器的特性方程是： ，JK觸發(fā)器的特性方程是： ，T觸發(fā)器的特性方程是： 。二、選擇題（本題20分，共10題，

2、每題2分）9將十進制數127轉換為二進制數是：（ ） A B. C. D. 10. 將十六進制數103.2H轉換為十進制數：（ ） A 239.231 B 259.125D C259.125 D 259.12D11. AB(BC+A)=( ) A. AC B. AB C. BC D. A12. T觸發(fā)器的功能是（ ）A翻轉、置“0” B保持、置“1”C置“1”、 置“0” D. 翻轉、保持13. 多諧振蕩器可產生的波形是（ ）A正弦波 B矩形脈沖 C三角波 D鋸齒波14. 引起組合邏輯電路中競爭與冒險的原因是（ ）A邏輯關系錯誤 B干擾信號 C電路延時 D電源不穩(wěn)定15. D觸發(fā)器的特性方程(

3、 ) A.Qn+1=Tn+Qn B. Qn+1=n C. Qn+1=D D. Qn+1=Jn+Qn16.分析圖題1電路，回答下面問題： 圖1 圖2 Q0端的波形( ) Q1端的波形( ) Q2端的波形( )三、作圖題 （本題20分，共4題）17.如圖所示，已知輸入信號A、B的波形，畫出門電路輸出L的波形。18. 試分析如圖所示電路，畫出各觸發(fā)器輸出端的波形圖。19. 設主從JK觸發(fā)器的初始狀態(tài)為0，CP、J、K信號如圖所示，試畫出觸發(fā)器Q端的波形。20. 邏輯電路如圖題所示，已知CP和A的波形，畫出觸發(fā)器Q端的波形，設觸發(fā)器的初始狀態(tài)為0。 四、計算題（本題25分，共5題）21. 用卡諾圖法將

4、下列函數化簡為最簡與或表達式。(1) (2) 22. 分析如圖所示邏輯電路： (1) 寫出電路的邏輯函數表達式； (2) 填寫該電路的真值表； (3) 簡述電路的邏輯功能。23. 對如圖所示時序電路：(1)寫出激勵方程；(2)寫出輸出方程；(3)寫出狀態(tài)方程；(4)畫出狀態(tài)圖。24試分析如圖所示的邏輯電路，寫出邏輯函數表達式。25. 已知組合電路的邏輯表達式如下： (1) 填寫該邏輯表達式的真值表；(2) 該電路是什么組合電路？(3) 畫出該電路的邏輯圖。五綜合設計（本題15分）用一片128×8位的ROM實現(xiàn)各種碼制之間的轉換。要求用從全0地址開始的前16個地址單元實現(xiàn)8421BCD

5、碼到余3碼的轉換；接下來的16個地址單元實現(xiàn)余3碼到8421BCD碼的轉換。試求：(1)列出ROM的地址與內容對應關系的真值表；(2)確定輸入變量和輸出變量與ROM地址線和數據線的對應關系；(3)簡要說明將8421BCD碼的0101轉換成余3碼和將余3碼轉換成8421BCD碼的過程。數字電路期末試卷答案1. 小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模、甚大規(guī)模2競爭3鎖存器4組合電路、存儲電路5只讀存儲器、隨機存取存儲器6異或門、與門、半加器、或門7截止、導通8 Qn+1=D、Qn+1=Jn+Qn、 Qn+1=Tn+Qn9 D10. B11. B 12. D13. B14. C15. C16. A、 B、 C17：18：19：20：21：(1)解： (2)解： 22：解(1) 電路的邏輯函數表達式如下： (2) 真值表見下圖：(3) 電路功能：全加器 23：解：(1) 激勵方程： ； (2)輸出方程： (3)狀態(tài)方程： (4)狀態(tài)圖： 24：解：25：解(1) 真值表如下表所示：(2) 該電路是1位二進制數碼比較器 (3) 電路的邏輯圖如下圖所示26：解