同步時序電路和數(shù)字系統(tǒng)設(shè)計

1、v5-1 狀態(tài)表與同步時序電 路的基本設(shè)計方法v5-2 算法流程圖及ASM圖數(shù)字系統(tǒng)的基本結(jié)構(gòu)控制單元（同步時序電路）數(shù)據(jù)處理單元：主要完成數(shù)據(jù)的采集、存儲、運算和傳輸，與外界 進行數(shù)據(jù)交換。主要由存儲器、運算器、數(shù)據(jù)選擇 其等功能電路組成。v5-1-1 原始狀態(tài)表的建立v5-1-2 用觸發(fā)器實現(xiàn)同步時序電路v5-1-3 用MSI時序模塊同步時序電路 針對比較簡單的同步電路，設(shè)計方法是：文字功能描述狀態(tài)表或狀態(tài)圖邏輯方程邏輯圖原始狀態(tài)圖（狀態(tài)表）原始狀態(tài)圖（狀態(tài)表）原始狀態(tài)圖（狀態(tài)表）：根據(jù)設(shè)計命題的 要求初步畫出的狀態(tài)圖（狀態(tài)表）可能包 含多余狀態(tài)，其建立無明顯規(guī)律可循，是 時序電路設(shè)計中重

2、要的一步。步驟：1、分析題意，確定輸入、輸出變量。1、選擇狀態(tài)，以記憶電路輸入的歷史過程。2、對每一個狀態(tài)，考察在每一種輸入組合下應(yīng)轉(zhuǎn)入的下一個狀態(tài)，從而導出狀態(tài)圖和狀態(tài)表。例1：111序列檢測器S1：收到0S2：收到一個1S3：收到兩個1當連續(xù)收到三個或三個以上1時輸出1。例2：010和1001序列檢測器S0：0S1：01S2：010,10S3：100S4：1001S5：1例3：余三碼誤碼檢測器（1）余3碼：0011-1100 S0：表示復位例3：余三碼誤碼檢測器（2）例4：鐵路公路交叉口控制器（1）S1：00 火車在P1、P2點之外S2：00-10 火車在P1點上S3：00-10-00 火

3、車在P1、P2點之間S4：00-10-00-01 火車在P2點上S5：00-01 火車在P2點上S6：00-01-00 火車在P1、P2點之間S7：00-01-00-10 火車在P1點上從西向東從東向西例4：鐵路公路交叉口控制器（2）米里型例4：鐵路公路交叉口控制器（3）莫爾型例5：串行加法器S0：進位為0S1：進位為14-2-3 莫爾型電路的分析串行加法器和為0 、無進位：00/0和為0 、有進位：01/0和為1、 無進位：10/1和為1、 有進位：11/1例6：加1/加2同步計數(shù)器 X=0時加1計數(shù)，計到9后再回0，X=1時加2計數(shù)，計到8后再回0，計數(shù)器狀態(tài)為奇數(shù)時，X不會為1。指導思想

4、：用盡可能少的觸發(fā)器和門電路實現(xiàn)待設(shè)計電路。步驟：一、狀態(tài)化簡二、狀態(tài)分配三、導出激勵方程和輸出方程四、設(shè)計舉例五、時鐘偏移目的：用減少狀態(tài)個數(shù)，達到簡化電路的目的。方法：等價的狀態(tài)用一個狀態(tài)代替。狀態(tài)等價條件：在所有可能的輸入下： 1、它們的輸出相同； 2、它們的次態(tài)滿足下列條件之一： 次態(tài)相同； 次態(tài)交錯； 次態(tài)互為隱含條件。S1,S3,S4S2,S5S6,S7例1：狀態(tài)表化簡S1=S1，S6S2=S2，S3，S8例2：未完全描述狀態(tài)表化簡S2=S2，S3S4=S4，S7S5=S5，S6目的：狀態(tài)用觸發(fā)器狀態(tài)表示，因此，要對狀態(tài)分配二進制代碼。方法：狀態(tài)分配影響電路的復雜程度，符合以下條件

5、的狀態(tài)，應(yīng)盡可能分配相鄰的代碼。 1、在同一輸入下，有相同次態(tài)的現(xiàn)態(tài)；(S1,S2、S2,S3) 2、同一現(xiàn)態(tài)在相鄰輸入下的次態(tài)； (S1,S3、S1,S4、 S2,S3) 3、在所有輸入下，有相同輸出的現(xiàn)態(tài)。(S2,S3)S1=00 S2=01S3=11 S4=10 xQxQQzQQxQQDxQxQQQDDnnnnnnnnnnn221212122121111觸發(fā)器實現(xiàn)：1Q 2n12121K xJxKxQJKJn觸發(fā)器實現(xiàn)：nnnnnnnnnnnnQQQQxxzxQQQxQDxQQQxQDD2121212221112211212111觸發(fā)器實現(xiàn)：1 1 1112142123123141234

6、KJQKQQJQQKQQJQKQQQJ1 1 1112142123123141234KJQKQQJQQKQQJQKQQQJ1、電路中各觸發(fā)器的CP脈沖不可能真正同時到達。2、嚴重的時鐘偏移將導致電路的錯誤動作。3、采用輻射布局減少時鐘偏移。4、采用同一邊沿觸發(fā)器減少時鐘倒相的延時。1、一般不必進行狀態(tài)化簡。2、根據(jù)所選擇的MSI器件來決定狀態(tài)分配和導出激勵方程和輸出方程。一、用計數(shù)器實現(xiàn)同步時序電路二、用移位寄存器實現(xiàn)同步時序電路三、用四D鎖存器實現(xiàn)同步時序電路一對一的設(shè)計:Q1Q2Q3Q4 1 0 0 0 表示 S1 0 1 0 0 表示 S2 0 0 1 0 表示 S3 0 0 0 1 表

7、示 S443214211214214211421421321321232221121221221122132111 QQQzxQxxQxxQxxQxxQDxxQxxQxxQxxQDxQxxQxxQxxQxxQDxxQxxQDv5-2-0 引例v5-2-1 算法流程圖v5-2-2 算法設(shè)計v5-2-3 電路劃分和邏輯框圖v5-2-4 數(shù)據(jù)處理單元設(shè)計v5-2-5 ASM圖v5-2-6 控制單元設(shè)計 針對相對復雜的同步電路，常用的設(shè)計步驟是：算法設(shè)計電路劃分數(shù)據(jù)處理單元設(shè)計控制單元設(shè)計。輸入：X=xn-1xn-2x0輸出：Z=X中1的個數(shù)組成：1、工作塊 2、判別塊 3、條件塊 4、開始、結(jié)束塊

8、5、指向線 把系統(tǒng)要實現(xiàn)的復雜運算分解成一組子運算，并確定子運算的順序和規(guī)律。例1：含1統(tǒng)計電路算法流程圖 1011 1101 1011 0000 1011 101110001111 根據(jù)電路要求畫出邏輯框圖，并把電路劃分成數(shù)據(jù)處理單元和控制單元。例1：含1統(tǒng)計電路邏輯框圖（n=15) 根據(jù)選擇芯片或邏輯模塊實現(xiàn)各子運算，并連接成數(shù)據(jù)處理單元。例1：含1統(tǒng)計電路的數(shù)據(jù)處理單元 類似于流程圖，但描述了控制器在不同時刻應(yīng)完成的操作，反映控制條件及控制器狀態(tài)的轉(zhuǎn)換。ASM圖表示了在時鐘信號作用下狀態(tài)轉(zhuǎn)換和狀態(tài)分支以及條件輸出和無條件輸出的細節(jié)和順序,它是控制器設(shè)計的依據(jù).S0：等待S1：清零 置數(shù)S

9、2：加S3：右移 根據(jù)控制信號的變化規(guī)律和邏輯功能設(shè)計控制單元的具體電路。設(shè)計依據(jù)：狀態(tài)轉(zhuǎn)換圖（表）、ASM圖。狀態(tài)化簡：一般不做。狀態(tài)分配：和時序電路設(shè)計一樣。從ASM圖直接導出激勵方程和輸出方程。S0：等待S1：清零 置數(shù)S2：加S3：右移導出狀態(tài)表畫出電路圖：23010130130121010110110100101 0 1 mBmQQBQQCMBmBQQCMmQQCCmmQQQQCBmQQCBCAmQQCRmQQENDiiii320101201201001011011010010101mBmQQBQQCMBmBQQCMmQQCCQQQQQCBmQQCBCAmQQCRmQQENDiiii3201012012010010110110100101 0