栓鎖效應(yīng)與布局規(guī)則

1、華僑大學(xué)信息學(xué)院電子工程系廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室IC工藝和版圖設(shè)計第八章 latch-up和GuardRing設(shè)計主講：黃煒煒主講：黃煒煒Email：Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室參考文獻(xiàn)1 . Alan Hastings著 . 張為 譯 . 模擬電路版圖的藝術(shù).第二版 . 電子工業(yè)出版社 . CH13Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 本章主要內(nèi)容GuardRingLatch-up的防護(hù)的防護(hù)Latch-up原理分析原理分析Copyright by Huang Weiwei

2、華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析 CMOS電路中在電源電路中在電源VDD和地線和地線GND之之間由于寄生的間由于寄生的PNP和和NPN相互影響可能會產(chǎn)生相互影響可能會產(chǎn)生的一低阻抗通路，使的一低阻抗通路，使VDD和和GND之間產(chǎn)生大之間產(chǎn)生大電流，這就稱為電流，這就稱為閂鎖效應(yīng)（閂鎖效應(yīng)（latch up）。 隨著隨著IC制造工藝的發(fā)展，集成度越來越制造工藝的發(fā)展，集成度越來越高，產(chǎn)生高，產(chǎn)生latch up的可能性會越來越高。的可能性會越來越高。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析Cop

3、yright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析當(dāng)無外界干擾未引起觸發(fā)時，兩個當(dāng)無外界干擾未引起觸發(fā)時，兩個BJT處于截止?fàn)顟B(tài)，處于截止?fàn)顟B(tài)，集電極電流是集電極電流是C-B反向漏電流構(gòu)成，反向漏電流構(gòu)成，電流增益非常小，電流增益非常小，此時此時latch up不會產(chǎn)生。不會產(chǎn)生。Copyright by Huang

4、Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析當(dāng)一個當(dāng)一個BJT集電極電流受外部集電極電流受外部干擾突然增加到一定值時，干擾突然增加到一定值時，會反饋至另外一個會反饋至另外一個BJT，從而使兩個從而使兩個BJT因觸發(fā)而導(dǎo)通，因觸發(fā)而導(dǎo)通，VDD至至GND間形成低阻通路，間形成低阻通路，Latch up由此產(chǎn)生。由此產(chǎn)生。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析產(chǎn)生產(chǎn)生Latch up的具體原因的具體原因11. Latch up產(chǎn)生原因產(chǎn)生原因1芯片一開始工作時芯片一開始工作時VDD變化導(dǎo)致變化導(dǎo)

5、致Nwell和和Psub間的間的寄生電容中產(chǎn)生足夠的電流，寄生電容中產(chǎn)生足夠的電流，當(dāng)當(dāng)VDD變化率大到一定地步，變化率大到一定地步，將會引起將會引起Latch up.Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析產(chǎn)生產(chǎn)生Latch up的具體原因的具體原因22. Latch up產(chǎn)生原因產(chǎn)生原因2當(dāng)當(dāng)I/O的信號變換超過的信號變換超過VDD-GND的范圍時，的范圍時，將會有大電流在芯片中產(chǎn)生，將會有大電流在芯片中產(chǎn)生，也會導(dǎo)致也會導(dǎo)致SCR的觸發(fā)。的觸發(fā)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電

6、路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析產(chǎn)生產(chǎn)生Latch up的具體原因的具體原因33. Latch up產(chǎn)生原因產(chǎn)生原因3ESD靜電加壓，靜電加壓，可能會從保護(hù)電路中引入少量可能會從保護(hù)電路中引入少量帶電載流子到阱或襯底中，帶電載流子到阱或襯底中，也會引起也會引起SCR的觸發(fā)。的觸發(fā)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析產(chǎn)生產(chǎn)生Latch up的具體原因的具體原因44. Latch up產(chǎn)生原因產(chǎn)生原因4當(dāng)許多驅(qū)動器同時動作，當(dāng)許多驅(qū)動器同時動作，負(fù)載過大使負(fù)載過大使VDD或或GND突然變化，突然變化，也有可能打開

7、也有可能打開SCR的一個的一個BJT。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析產(chǎn)生產(chǎn)生Latch up的具體原因的具體原因55. Latch up產(chǎn)生原因產(chǎn)生原因5阱側(cè)面漏電流過大，也有可能會引起閂鎖。阱側(cè)面漏電流過大，也有可能會引起閂鎖。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up原理分析產(chǎn)生產(chǎn)生Latch up的具體原因的具體原因5(2)CE2II漏阱側(cè)面漏電流過大，漏電流通過阱側(cè)面漏電流過大，漏電流通過Q2流向流向GND,Q2的基區(qū)注入電流的基區(qū)注入電流22

8、2ICEBI則則Q1的的CE電流等于電流等于Q2的基區(qū)電流，則的基區(qū)電流，則Q1的基區(qū)電流的基區(qū)電流212121CEBIII 漏則則Q1的的BE結(jié)電壓結(jié)電壓112VRBEwellI 漏所以漏電流大過大，會導(dǎo)致寄生所以漏電流大過大，會導(dǎo)致寄生PNP管導(dǎo)通，產(chǎn)生閂鎖效應(yīng)。管導(dǎo)通，產(chǎn)生閂鎖效應(yīng)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 本章主要內(nèi)容GuardRingLatch-up的防護(hù)的防護(hù)Latch-up原理分析原理分析Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up保護(hù)方法防止閂鎖的方法防止

9、閂鎖的方法1防止閂鎖的方法防止閂鎖的方法1：使用重?fù)诫s襯底，使用重?fù)诫s襯底，降低降低Rsub值，值，減小反饋環(huán)路增益。減小反饋環(huán)路增益。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up保護(hù)方法防止閂鎖的方法防止閂鎖的方法2：使用輕摻雜外延層，使用輕摻雜外延層，防止側(cè)向漏電流從防止側(cè)向漏電流從縱向縱向PNP到低阻襯底到低阻襯底的通路。的通路。防止閂鎖的方法防止閂鎖的方法2Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up保護(hù)方法防止閂鎖的方法防止閂鎖的方法32222()(1/)holdc

10、epssbencepsbnsssubcepssubbenVVDDVSSVI RVVIIRI RVVRR增加增加Rs2和和Rw2或者減小或者減小Rw和和Rsub可以增加電路的保持電壓?？梢栽黾与娐返谋３蛛妷?。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up保護(hù)方法防止閂鎖的方法防止閂鎖的方法3(2)防止閂鎖的方法防止閂鎖的方法31.使使NMOS和和PMOS保持足夠的間距來降低引發(fā)保持足夠的間距來降低引發(fā)SCR的可能。的可能。2.Sub接觸孔和接觸孔和Well接觸孔應(yīng)盡量靠近源區(qū)。以降低接觸孔應(yīng)盡量靠近源區(qū)。以降低Rwell和和Rsub的阻值

11、。的阻值。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室latch-up保護(hù)方法防止閂鎖的方法防止閂鎖的方法4：使用使用隔離槽使用使用隔離槽防止閂鎖的方法防止閂鎖的方法4Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室防止閂鎖的方法防止閂鎖的方法5（1）保護(hù)保護(hù)PMOS保護(hù)保護(hù)NMOSlatch-up保護(hù)方法Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室防止閂鎖的方法防止閂鎖的方法5（2）防止閂鎖的方法防止閂鎖的方法5 使用使用Guardring：1.多子多子GuardR

12、ing ：P+ Ring環(huán)繞環(huán)繞NMOS并接并接GND；N+ Ring環(huán)接環(huán)接PMOS并接并接VDD。使用多子保護(hù)環(huán)可以降低使用多子保護(hù)環(huán)可以降低Rwell和和Rsub的阻值，且可以的阻值，且可以阻止多數(shù)載流子到基極。阻止多數(shù)載流子到基極。2.少子少子GuardRing ：制作在制作在N阱中的阱中的N+ Ring環(huán)繞環(huán)繞NMOS并接并接VDD；P+Ring環(huán)繞環(huán)繞PMOS并接并接GND。使用少子保護(hù)環(huán)可以減少因?yàn)樯僮幼⑷氲节寤蛞r底引發(fā)使用少子保護(hù)環(huán)可以減少因?yàn)樯僮幼⑷氲节寤蛞r底引發(fā)的閂鎖。的閂鎖。latch-up保護(hù)方法Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路

13、系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 本章主要內(nèi)容GuardRingLatch-up的防護(hù)的防護(hù)Latch-up原理分析原理分析Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRing 出于防止閂鎖效應(yīng)或隔絕噪聲的考慮，出于防止閂鎖效應(yīng)或隔絕噪聲的考慮，在在Layout設(shè)計中我們經(jīng)常需要用到保護(hù)環(huán)。設(shè)計中我們經(jīng)常需要用到保護(hù)環(huán)。 保護(hù)環(huán)主要分為保護(hù)環(huán)主要分為2種保護(hù)環(huán)：種保護(hù)環(huán)： 1.多數(shù)載流子保護(hù)環(huán)多數(shù)載流子保護(hù)環(huán) 2.少數(shù)載流子保護(hù)環(huán)少數(shù)載流子保護(hù)環(huán) 需要注意的是多數(shù)載流子和少數(shù)載流子需要注意的是多數(shù)載流子和少數(shù)載流子是相對的，比如電子在是相對的，比如電子在Ps

14、ub中為少數(shù)載流中為少數(shù)載流子到了子到了Nwell中就是多數(shù)載流子。中就是多數(shù)載流子。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRingCopyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRing使用使用GuardRing來隔絕噪聲，避免敏感電路受噪聲影響。來隔絕噪聲，避免敏感電路受噪聲影響。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRingCopyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室Guard

15、RingCopyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRing單層單層GuardRing單層單層GuardRing由多子保護(hù)環(huán)構(gòu)成，由多子保護(hù)環(huán)構(gòu)成，N+圍繞圍繞Nwell內(nèi)側(cè)，并接內(nèi)側(cè)，并接VDD構(gòu)成電子構(gòu)成電子多子保護(hù)環(huán)，并起襯底接觸作用。多子保護(hù)環(huán)，并起襯底接觸作用。P+圍繞圍繞NMOS，并接，并接GND構(gòu)成空穴多構(gòu)成空穴多子保護(hù)環(huán)，并起襯底接觸作用。子保護(hù)環(huán)，并起襯底接觸作用。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRing雙層雙層GuardRing 雙層雙層GuardRing

16、由多子保護(hù)環(huán)核少子保由多子保護(hù)環(huán)核少子保護(hù)環(huán)共同構(gòu)成，護(hù)環(huán)共同構(gòu)成， N+圍繞圍繞Nwell內(nèi)側(cè)，并接內(nèi)側(cè)，并接VDD構(gòu)成電子構(gòu)成電子多子保護(hù)環(huán)，并起襯底接觸作用。多子保護(hù)環(huán)，并起襯底接觸作用。 P+圍繞圍繞Nwell外側(cè)，并接外側(cè)，并接GND構(gòu)成空穴構(gòu)成空穴保護(hù)環(huán)，避免保護(hù)環(huán)，避免PMOS的空穴注入到的空穴注入到NMOS區(qū)。區(qū)。 P+圍繞圍繞NMOS，并接，并接GND構(gòu)成空穴多構(gòu)成空穴多子保護(hù)環(huán)，并起襯底接觸作用。子保護(hù)環(huán)，并起襯底接觸作用。 N+圍繞圍繞NMOS，并接，并接VDD構(gòu)成電子少構(gòu)成電子少子保護(hù)環(huán)，避免子保護(hù)環(huán)，避免NMOS的電子注入到的電子注入到PMOS區(qū)。區(qū)。Copyrigh

17、t by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室GuardRing三層三層GuardRing 雙層雙層GuardRing由多子保護(hù)環(huán)核少子保護(hù)環(huán)由多子保護(hù)環(huán)核少子保護(hù)環(huán)共同構(gòu)成，共同構(gòu)成， N+圍繞圍繞Nwell內(nèi)側(cè)，并接內(nèi)側(cè)，并接VDD構(gòu)成電子多子構(gòu)成電子多子保護(hù)環(huán)，并起襯底接觸作用。保護(hù)環(huán)，并起襯底接觸作用。 Nwell圍繞圍繞Nwell外側(cè)，外側(cè)， P+圍繞圍繞Nwell外側(cè)，并接外側(cè)，并接GND構(gòu)成空穴保護(hù)構(gòu)成空穴保護(hù)環(huán)，避免環(huán)，避免PMOS的空穴注入到的空穴注入到NMOS區(qū)。區(qū)。 P+圍繞圍繞NMOS，并接，并接GND構(gòu)成空穴多子保護(hù)構(gòu)成空穴多子保護(hù)環(huán)，并起襯底接觸作用。環(huán)，并起襯底接觸作用。 Nwell圍繞圍繞NMOS外側(cè)，外側(cè)， N+圍繞圍繞NMOS，并接，并接VDD構(gòu)成電子少子保護(hù)構(gòu)成電子少子保護(hù)環(huán)，避免環(huán)，避免NMOS的電子注入到的電子注入到PM