《汽車電氣系統(tǒng)檢修》課程——第七章 半導(dǎo)體存儲(chǔ)器

1、第七章第七章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器存儲(chǔ)器存儲(chǔ)器用以存儲(chǔ)二進(jìn)制信息的器件用以存儲(chǔ)二進(jìn)制信息的器件。半導(dǎo)體存儲(chǔ)器的分類：半導(dǎo)體存儲(chǔ)器的分類：根據(jù)使用功能的不同，半導(dǎo)體存儲(chǔ)器可分為兩大類：根據(jù)使用功能的不同，半導(dǎo)體存儲(chǔ)器可分為兩大類：（1）隨機(jī)存取存儲(chǔ)器（）隨機(jī)存取存儲(chǔ)器（RAM）也叫做讀）也叫做讀/寫存儲(chǔ)器。既能寫存儲(chǔ)器。既能方便地讀出所存數(shù)據(jù)，又能隨時(shí)寫入新的數(shù)據(jù)。方便地讀出所存數(shù)據(jù)，又能隨時(shí)寫入新的數(shù)據(jù)。RAM的的缺點(diǎn)是數(shù)據(jù)易失，即一旦掉電，所存的數(shù)據(jù)全部丟失。缺點(diǎn)是數(shù)據(jù)易失，即一旦掉電，所存的數(shù)據(jù)全部丟失。（2）只讀存儲(chǔ)器（）只讀存儲(chǔ)器（ROM）。其內(nèi)容只能讀出不能寫入。）。其內(nèi)容只能讀

2、出不能寫入。 存儲(chǔ)的數(shù)據(jù)不會(huì)因斷電而消失，即具有非易失性。存儲(chǔ)的數(shù)據(jù)不會(huì)因斷電而消失，即具有非易失性。存儲(chǔ)器的容量：存儲(chǔ)器的容量存儲(chǔ)器的容量：存儲(chǔ)器的容量=字長（字長（n）字?jǐn)?shù)（字?jǐn)?shù)（m）一一 RAM的基本結(jié)構(gòu)的基本結(jié)構(gòu) 由存儲(chǔ)矩陣、地址譯碼器、讀寫控制器、輸入由存儲(chǔ)矩陣、地址譯碼器、讀寫控制器、輸入/輸出控制、輸出控制、片選控制等幾部分組成。片選控制等幾部分組成。7.1 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）存儲(chǔ)矩陣讀/寫控制器控制器地址譯碼器地址碼輸片選讀/寫控制輸入/輸出入入 1. 存儲(chǔ)矩陣存儲(chǔ)矩陣圖中，圖中，1024個(gè)字排個(gè)字排列成列成3232的矩的矩陣。陣。為了存取方便，給為了存取方

3、便，給它們編上號(hào)。它們編上號(hào)。3 2 行 編 號(hào) 為行 編 號(hào) 為 X0、X1、X31，3 2 列 編 號(hào) 為列 編 號(hào) 為 Y0、Y1、Y31。這樣每一個(gè)存儲(chǔ)單這樣每一個(gè)存儲(chǔ)單元都有了一個(gè)固元都有了一個(gè)固定的編號(hào)，稱為定的編號(hào)，稱為地址。地址。 2地址譯碼器地址譯碼器將寄存器將寄存器地址所對(duì)應(yīng)的二進(jìn)制數(shù)譯地址所對(duì)應(yīng)的二進(jìn)制數(shù)譯成有效的行選信號(hào)和列選成有效的行選信號(hào)和列選信號(hào)，從而選中該存儲(chǔ)單信號(hào)，從而選中該存儲(chǔ)單元。元。 采用雙譯碼結(jié)構(gòu)。采用雙譯碼結(jié)構(gòu)。 行地址譯碼器：行地址譯碼器：5輸入輸入32輸出，輸出，輸入為輸入為A0、A1 、A4， 輸出為輸出為X0、X1、X31； 列地址譯碼器：列

4、地址譯碼器：5輸入輸入32輸出，輸出，輸入為輸入為A5、A6 、A9，輸出為輸出為Y0、Y1、Y31， 這樣共有這樣共有10條地址線。條地址線。例如，輸入地址碼例如，輸入地址碼A9A8A7A6A5A4A3A2A1A0=0000000001，則行選線，則行選線 X11、列選線、列選線Y01，選中第，選中第X1行第行第Y0列的那個(gè)存儲(chǔ)單元。列的那個(gè)存儲(chǔ)單元。3 RAM的存儲(chǔ)單元的存儲(chǔ)單元例例. 六管六管NMOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元 4. 片選及輸入片選及輸入/輸出控制電路輸出控制電路當(dāng)選片信號(hào)當(dāng)選片信號(hào)CS1時(shí)，時(shí)，G5、G4輸出為輸出為0，三態(tài)門，三態(tài)門G1、G2、G3均處于高阻狀均處于高阻

5、狀態(tài)，輸入態(tài)，輸入/輸出（輸出（I/O）端與存儲(chǔ)器內(nèi)部完全隔離，存儲(chǔ)器禁止讀）端與存儲(chǔ)器內(nèi)部完全隔離，存儲(chǔ)器禁止讀/寫操作，寫操作，即不工作；即不工作；&GGGCSR/W3451GDDI/OG2當(dāng)當(dāng)CS0時(shí)，時(shí)，芯片被選通：當(dāng)芯片被選通：當(dāng) 1時(shí)，時(shí)，G5輸出高電平，輸出高電平，G3被打開，于被打開，于是被選中的單元所存儲(chǔ)的數(shù)據(jù)出現(xiàn)在是被選中的單元所存儲(chǔ)的數(shù)據(jù)出現(xiàn)在I/O端，存儲(chǔ)器執(zhí)行讀操作；端，存儲(chǔ)器執(zhí)行讀操作；當(dāng)當(dāng) 0時(shí)，時(shí)，G4輸出高電平，輸出高電平，G1、G2被打開，此時(shí)加在被打開，此時(shí)加在I/O端的數(shù)據(jù)以端的數(shù)據(jù)以互補(bǔ)的形式出現(xiàn)在內(nèi)部數(shù)據(jù)線上，存儲(chǔ)器執(zhí)行寫操作?；パa(bǔ)的形式出現(xiàn)

6、在內(nèi)部數(shù)據(jù)線上，存儲(chǔ)器執(zhí)行寫操作。 二二. RAM的工作時(shí)序（以寫入過程為例）的工作時(shí)序（以寫入過程為例）讀出操作過程如下：讀出操作過程如下：（1）欲寫入單元的地址加到存儲(chǔ)器的地址輸入端；）欲寫入單元的地址加到存儲(chǔ)器的地址輸入端；（2）加入有效的選片信號(hào)）加入有效的選片信號(hào)CS；（3）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端。）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端。（3）在）在 線上加低電平，進(jìn)入寫工作狀態(tài)；線上加低電平，進(jìn)入寫工作狀態(tài)；（4）讓選片信號(hào)）讓選片信號(hào)CS無效，無效，I/O端呈高阻態(tài)。端呈高阻態(tài)。tWC寫入單元的地址ADDtWPCSR/WI/O寫入數(shù)據(jù)AStWRtDWtDHt三三 RAM的容量擴(kuò)展的

7、容量擴(kuò)展1位擴(kuò)展位擴(kuò)展用用8片片1024（1K）1位位RAM構(gòu)成的構(gòu)成的10248位位RAM系統(tǒng)。系統(tǒng)。10241RAMA AA R/WCS01.I/OI/O.10241RAMA AA R/WCS01.I/OI/O10241RAMA AA R/WCS019.I/OI/O.AA01R/WCS017999A2字?jǐn)U展字?jǐn)U展用用8片片1K8位位RAM構(gòu)成的構(gòu)成的8K8位位RAM。01.G2A1274LS138AY+5V.GC7Y.G2BAYA.11A110.B.A.AI/O10248RAM1000R/W7R/W1R/W.9A10248RAM90.A0I/OR/WA10248RAMCS9AACSI/O9

8、1AA.A1CS1AA0I/O0I/OI/O0I/O1I/O1I/O17I/O7I/O7I/O.4RAM的芯片簡介的芯片簡介(6116)(6116)61166116為為2K2K8 8位靜態(tài)位靜態(tài)CMOSRAMCMOSRAM芯片引腳排列圖：芯片引腳排列圖：A0A10是地址碼輸入端，是地址碼輸入端，D0D7是是數(shù)據(jù)輸出端，數(shù)據(jù)輸出端， 是選片端，是選片端， 是輸出使能端，是輸出使能端， 是寫入控制端。是寫入控制端。1234567891011121314151617181920212223246116765432112AAAAAAADD00ADVAAWEOECSDDDDDADD891076543GN

9、D（2）一次性可編程）一次性可編程ROM（PROM）。出廠時(shí)，存儲(chǔ)內(nèi)容全為）。出廠時(shí)，存儲(chǔ)內(nèi)容全為1（或全（或全為為0），用戶可根據(jù)自己的需要編程，但只能編程一次。），用戶可根據(jù)自己的需要編程，但只能編程一次。7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM) 一一 ROM的分類的分類按照數(shù)據(jù)寫入方式特點(diǎn)不同，按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾種：可分為以下幾種：（1）固定）固定ROM。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，用戶無法進(jìn)行任何修改。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，用戶無法進(jìn)行任何修改。（3）光可擦除可編程）光可擦除可編程ROM（EPROM）。采用浮柵技術(shù)生產(chǎn)的可編程）。采用浮柵技術(shù)生產(chǎn)的可編程存儲(chǔ)器。其

10、內(nèi)容可通過紫外線照射而被擦除，可多次編程。存儲(chǔ)器。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。（5）快閃存儲(chǔ)器（）快閃存儲(chǔ)器（Flash Memory）。也是采用浮柵型）。也是采用浮柵型MOS管，存儲(chǔ)器管，存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，相同，一般一只芯片可以擦除一般一只芯片可以擦除/寫入寫入100次以上。次以上。（4）電可擦除可編程）電可擦除可編程ROM（E2PROM）。也是采用浮柵技術(shù)生產(chǎn)的可）。也是采用浮柵技術(shù)生產(chǎn)的可編程編程ROM，但是構(gòu)成其存儲(chǔ)單元的是隧道，但是構(gòu)成其存儲(chǔ)單元的是隧道MOS管，是用電擦除

11、，并管，是用電擦除，并且擦除的速度要快的多（一般為毫秒數(shù)量級(jí)）。且擦除的速度要快的多（一般為毫秒數(shù)量級(jí)）。E2PROM的電擦除的電擦除過程就是改寫過程，它具有過程就是改寫過程，它具有ROM的非易失性，又具備類似的非易失性，又具備類似RAM的功的功能，可以隨時(shí)改寫（可重復(fù)擦寫能，可以隨時(shí)改寫（可重復(fù)擦寫1萬次以上）。萬次以上）。二二ROM的結(jié)構(gòu)及工作原理的結(jié)構(gòu)及工作原理1. ROM的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)由地址譯碼器和存儲(chǔ)矩陣組成。由地址譯碼器和存儲(chǔ)矩陣組成。0單元1單元i單元單元2 1nWWWWD DD01in2 101b1位線存儲(chǔ)單元存儲(chǔ)單元.字線輸出數(shù)據(jù)輸1AA器.地入址譯0n1地碼址A.2.

12、 ROM的基本的基本工作原理：工作原理：由地址譯碼器由地址譯碼器和或門存儲(chǔ)矩陣組成。和或門存儲(chǔ)矩陣組成。例：存儲(chǔ)容量為例：存儲(chǔ)容量為44的的ROM0AA1111W03WW21WD3D21DD01地址譯碼器二極管固定二極管固定ROM舉例舉例（1）電路組成：）電路組成：由二極管與門和由二極管與門和或門構(gòu)成。或門構(gòu)成。與門陣列組成與門陣列組成譯碼器，或門譯碼器，或門陣列構(gòu)成存儲(chǔ)陣列構(gòu)成存儲(chǔ)陣列。陣列。A1011A11. .ENDENENDDDEN.DDDD00112233輸出緩沖器位線WWWW0123字線.與門陣列（譯碼器）（編碼器）門陣列或ENVCC（2）輸出信號(hào)表達(dá)式）輸出信號(hào)表達(dá)式與門陣列輸出

13、表達(dá)式：與門陣列輸出表達(dá)式：（3）ROM存儲(chǔ)內(nèi)容的真值表存儲(chǔ)內(nèi)容的真值表或門陣列輸出表達(dá)式：或門陣列輸出表達(dá)式：010AAW 011AAW 012AAW 013AAW 200WWD3211WWWD3202WWWD313WWD1.作函數(shù)運(yùn)算表電路作函數(shù)運(yùn)算表電路【例【例7.21】試用試用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)構(gòu)成能實(shí)現(xiàn)函數(shù)y=x2的運(yùn)算表電路，的運(yùn)算表電路，x的取值范的取值范圍為圍為015的正整數(shù)。的正整數(shù)。三三 ROM的應(yīng)用的應(yīng)用【解【解】（1）分析要求、設(shè)定變量）分析要求、設(shè)定變量自變量自變量x的取值范圍為的取值范圍為015的正整數(shù)，對(duì)應(yīng)的的正整數(shù)，對(duì)應(yīng)的4位二進(jìn)制正整數(shù)，用位二進(jìn)制正整數(shù)，用

14、B=B3B2B1B0表示。根據(jù)表示。根據(jù)y=x2的運(yùn)算關(guān)系，可求出的運(yùn)算關(guān)系，可求出y的最大值是的最大值是152225，可以用，可以用8位二進(jìn)制數(shù)位二進(jìn)制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。（2）列真值表）列真值表函數(shù)運(yùn)算表函數(shù)運(yùn)算表Y7=m12+m13+m14+m15（3）寫標(biāo)準(zhǔn)與或表達(dá)式）寫標(biāo)準(zhǔn)與或表達(dá)式Y(jié)4=m4+m5+m7+m9+m11+m12Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y3=m3+m5+m11+m13Y1=0Y2=m2+m6+m10+m14(4)畫畫ROM存儲(chǔ)矩陣結(jié)點(diǎn)連接圖存儲(chǔ)矩陣結(jié)點(diǎn)連接圖為做圖方便，

15、我們將為做圖方便，我們將ROM矩陣中的二極管用節(jié)點(diǎn)表示。矩陣中的二極管用節(jié)點(diǎn)表示。Y0= m1+m3+m5+m7+m9+m11+m13+m15【解【解】 （1）寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：）寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：按按A、B、C、D順序排列變量，將順序排列變量，將Y1、Y2、Y4擴(kuò)展成為四變量邏輯函數(shù)。擴(kuò)展成為四變量邏輯函數(shù)。2.實(shí)現(xiàn)任意組合邏輯函數(shù)實(shí)現(xiàn)任意組合邏輯函數(shù)【例【例7.22】試用試用ROM實(shí)現(xiàn)下列函數(shù)：實(shí)現(xiàn)下列函數(shù)：ABCCBACBACBAY1CABCY2ABCDDCABDCBADBCACDBADCBAY3BCDACDABDABCY4），（），（），（），（1514131171

16、5129630151411107615149854324321mmmmYYYY（2）選用）選用164位位ROM，畫存儲(chǔ)矩陣連線圖：，畫存儲(chǔ)矩陣連線圖：四四EPROM舉例舉例2764VVppccCSPGMAADD12007地2764AA120DD7CS0PGMVppccV引腳功能地址輸入芯片使能編程脈沖電壓輸入數(shù) 據(jù)AAAAAAAAAAA012345678910AA1112OOOOO0O12O345O6722321242534567898kB8276410127PGM(PGM)VIH20CSOECSOE221112131516171819地址輸入數(shù)據(jù)據(jù)輸出VCCVPP28GND14五五.ROM容

17、量的擴(kuò)展容量的擴(kuò)展（1）字長的擴(kuò)展（位擴(kuò)展）字長的擴(kuò)展（位擴(kuò)展）現(xiàn)有型號(hào)的現(xiàn)有型號(hào)的EPROM，輸出多為，輸出多為8位。位。下圖是將兩片下圖是將兩片2764擴(kuò)展成擴(kuò)展成8k16位位EPROM的連線圖。的連線圖。. .AAOO OCSOE00127.AAOO OCSOE00127CSOEA0A1270DD815DD13131388地址總線數(shù)據(jù)總線8kB88kB827642764UU12用用8片片2764擴(kuò)展成擴(kuò)展成64k8位的位的EPROM：（2）字?jǐn)?shù)擴(kuò)展（地址碼擴(kuò)展）字?jǐn)?shù)擴(kuò)展（地址碼擴(kuò)展）. .AAOO OCSOE00127OE0AA12DD70O.0.120A7OOEACSOO.0.120A

18、7OOEACSO.AAYYGG00A12G17.Y127642764276474LS138U1U2U8+5VAAA1314152A2B131313138888地址總線數(shù)據(jù)總線本章小節(jié)本章小節(jié)2 2RAMRAM是一種時(shí)序邏輯電路，具有記憶功能。其存儲(chǔ)的數(shù)據(jù)隨電源斷電是一種時(shí)序邏輯電路，具有記憶功能。其存儲(chǔ)的數(shù)據(jù)隨電源斷電而消失，因此是一種易失性的讀寫存儲(chǔ)器。它包含有而消失，因此是一種易失性的讀寫存儲(chǔ)器。它包含有SRAMSRAM和和DRAMDRAM兩兩種類型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠種類型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠MOSMOS管柵極電容存儲(chǔ)數(shù)據(jù)。管柵極電容存儲(chǔ)數(shù)據(jù)。因此，在不停電的情況下，因此，在不停電的情況下，SRAMSRAM的數(shù)據(jù)可以長久保持，而的數(shù)據(jù)可以長久保持，而DRAMDRAM則必則必需定期刷新。需定期刷新。1 1半導(dǎo)體存儲(chǔ)器是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)系統(tǒng)中的重要組成部件