組成原理第3章 存儲(chǔ)系統(tǒng)

1、地址端：地址端：21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）（入）數(shù)據(jù)端：數(shù)據(jù)端： D3D3D0D0（入（入/ /出）出）控制端：控制端：片選片選CSCS= 0 = 0 選中芯片選中芯片= 1 = 1 未選中芯片未選中芯片寫使能寫使能WEWE= 0 = 0 寫寫= 1 = 1 讀讀電源、地電源、地地址端：地址端：21642164（64K64K

2、1 1）1 18 89 91616GND CAS Do A6 A3 A4 A5 A7GND CAS Do A6 A3 A4 A5 A7A7A7A0A0（入）（入）數(shù)據(jù)端：數(shù)據(jù)端：DiDi（入）（入）控制端：控制端：片選片選寫使能寫使能WEWE= 0 = 0 寫寫= 1 = 1 讀讀電源、地電源、地空閑空閑/ /刷新刷新 Di WE RAS A0 A2 A1 VccDi WE RAS A0 A2 A1 Vcc分時(shí)復(fù)用，提供分時(shí)復(fù)用，提供1616位地址。位地址。DoDo（出）（出）行地址選通行地址選通RASRAS列地址選通列地址選通CASCAS：=0=0時(shí)時(shí)A7A7A0A0為行地址為行地址高高8

3、8位地址位地址：=0=0時(shí)時(shí)A7A7A0A0為列地址為列地址低低8 8位地址位地址位擴(kuò)展法位擴(kuò)展法：只加長每個(gè)存儲(chǔ)單元的字長，而不增加存：只加長每個(gè)存儲(chǔ)單元的字長，而不增加存儲(chǔ)單元的數(shù)量儲(chǔ)單元的數(shù)量字?jǐn)U展法字?jǐn)U展法：僅增加存儲(chǔ)單元的數(shù)量，而各單元的位數(shù)：僅增加存儲(chǔ)單元的數(shù)量，而各單元的位數(shù)不變不變字位同時(shí)擴(kuò)展法字位同時(shí)擴(kuò)展法：既增加存儲(chǔ)單元的數(shù)量，也加長各單：既增加存儲(chǔ)單元的數(shù)量，也加長各單元的位數(shù)元的位數(shù) 半導(dǎo)體存儲(chǔ)器邏輯設(shè)計(jì)半導(dǎo)體存儲(chǔ)器邏輯設(shè)計(jì)需解決：需解決：芯片的選用、芯片的選用、例例1.1.用用21142114（1K1K4 4）SRAMSRAM芯片組成容量為芯片組成容量為4K4K8 8

4、的存儲(chǔ)器。地址總線的存儲(chǔ)器。地址總線A15A15A0A0（低）（低）, ,雙向數(shù)據(jù)雙向數(shù)據(jù)總線總線D7D7D0D0（低）（低）, ,讀讀/ /寫信號(hào)線寫信號(hào)線R/WR/W。給出芯片地址分配與片選邏輯給出芯片地址分配與片選邏輯, ,并畫出并畫出M M框圖?？驁D。1.1.計(jì)算芯片數(shù)計(jì)算芯片數(shù)（1 1）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。地址分配與片選邏輯、地址分配與片選邏輯、信號(hào)線的連接。信號(hào)線的連接。 2 2片片1K1K4 4 1K1K8 8 4 4組組1K1K8 8 4K4K8 8 8 8片片 存儲(chǔ)器尋址邏輯存儲(chǔ)器尋址邏輯2.2.地址分配與片選邏輯地址分配與片選邏輯 （2 2

5、）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。 4 4片片1K1K4 4 4K4K4 4 2 2組組4K4K4 4 4K4K8 8 8 8片片 芯片內(nèi)的尋址系統(tǒng)芯片內(nèi)的尋址系統(tǒng)( (二級(jí)譯碼二級(jí)譯碼) )芯片外的地址分配與片選邏輯芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單以便尋找片內(nèi)的存儲(chǔ)單元元由哪幾位地址形由哪幾位地址形成芯片選擇邏輯，成芯片選擇邏輯，以便尋找芯片以便尋找芯片存儲(chǔ)空間分配：存儲(chǔ)空間分配：4KB4KB存儲(chǔ)器在存儲(chǔ)器在1616位地址空間（位地址空間（64KB64KB）中占據(jù)）中占據(jù)任意連續(xù)區(qū)間。任意連續(xù)區(qū)間。64KB64K

6、B1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址尋址：尋址：4KB4KBA A1515A A1212A A1111A A1010A A9 9A A0 0A11A11A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片選片選 芯片地址芯片地址 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給

7、芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號(hào)片選信號(hào) 片選邏輯片選邏輯1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A1010 連接方式連接方式（1 1）擴(kuò)展位數(shù)）擴(kuò)展位數(shù)4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10C

8、S2（2 2）擴(kuò)展單元數(shù)）擴(kuò)展單元數(shù) （3 3）連接控制線）連接控制線（4 4）形成片選邏輯電路）形成片選邏輯電路15.5s15.5s地址行號(hào)地址行號(hào)X Y X Y 0 0 R R S S 1 1 A BA B m-1 m-1t tC C t tC C t tC C t tC C t tC C t tC C t tC C t tC C t tC CR/W R/W R/WR/W REFREF R/W R/W R/WR/W REF REF R/W R/W R/W R/W REFREF15.5s15.5s15.5s15.5s刷新周期刷新周期( (如如2ms)2ms)設(shè)芯片需刷新設(shè)芯片需刷新12812

9、8次，則每次刷新間隔次，則每次刷新間隔2000/128=15.5s2000/128=15.5s通用編程器Cache: a safe place for hiding or storing things.從從CPU接收地址接收地址RAY（命中（命中hit）N（失效（失效miss）開始開始Cache中含中含RA？從從Cache讀讀RA的字送的字送CPU從主存讀含從主存讀含RA的塊的塊向向CPU傳送傳送RA的字的字向向Cache傳送含傳送含RA的主存塊的主存塊結(jié)束結(jié)束 若若tctc表示命中時(shí)的表示命中時(shí)的CacheCache訪問時(shí)間，訪問時(shí)間，tmtm表示未命中時(shí)的主存訪表示未命中時(shí)的主存訪問時(shí)間，問時(shí)間，1-h1-h表示未命中率，則表示未命中率，則Cache/Cache/主存系統(tǒng)的平均訪問時(shí)間主存系統(tǒng)的平均訪問時(shí)間tata為：為：ta=htc+(1-h)tmta=htc+(1-h)tm 設(shè)設(shè)r=tm/tcr=tm/tc表示主存慢于表示主存慢于CacheCache的倍率的倍率,e,e表示訪問效率，則有表