模擬集成電路設(shè)計(jì)試卷

1、1、與其它類型的晶體管相比，MOS 器件的尺寸很容易按 _比例 _縮小， CMOS 電路被證明具有 _較低 _的制造成本。2、 放大應(yīng)用時(shí)，通常使MOS 管工作在 _ 飽和 _區(qū)，電流受柵源過驅(qū)動(dòng)電壓控制，我們定義_跨導(dǎo) _來表示電壓轉(zhuǎn)換電流的能力。3、 為溝長(zhǎng)調(diào)制效應(yīng)系數(shù)，對(duì)于較長(zhǎng)的溝道， 值_較小 _（較大、較?。?。4、源跟隨器主要應(yīng)用是起到_電壓緩沖器_的作用。5、共源共柵放大器結(jié)構(gòu)的一個(gè)重要特性就是_輸出阻抗 _很高，因此可以做成 _恒定電流源 _。6、由于 _尾電流源輸出阻抗為有限值_或 _電路不完全對(duì)稱 _等因素，共模輸入電平的變化會(huì)引起差動(dòng)輸出的改變。7、理想情況下， _電流鏡

2、 _結(jié)構(gòu)可以精確地復(fù)制電流而不受工藝和溫度的影響，實(shí)際應(yīng)用中，為了抑制溝長(zhǎng)調(diào)制效應(yīng)帶來的誤差，可以進(jìn)一步將其改進(jìn)為_共源共柵電流鏡 _結(jié)構(gòu)。8、為方便求解，在一定條件下可用_極點(diǎn)結(jié)點(diǎn)關(guān)聯(lián) _法估算系統(tǒng)的極點(diǎn)頻率。9、與差動(dòng)對(duì)結(jié)合使用的有源電流鏡結(jié)構(gòu)如下圖所示，電路的輸入電容Cin 為 _ CF（ 1 A） _。10、 為溝長(zhǎng)調(diào)制效應(yīng)系數(shù)， 值與溝道長(zhǎng)度成_反比 _（正比、反比） 。二名詞解釋（每題3 分，共 15 分）1、阱解：在 CMOS 工藝中， PMOS 管與 NMOS 管必須做在同一襯底上，其中某一類器件要做在一個(gè)“局部襯底”上，這塊與襯底摻雜類型相反的“局部襯底”叫做阱。2、亞閾值導(dǎo)

3、電效應(yīng)解：實(shí)際上， V GS=V TH 時(shí)，一個(gè)“弱”的反型層仍然存在，并有一些源漏電流，甚至當(dāng)V GS<V TH 時(shí)， I D也并非是無限小，而是與V GS 呈指數(shù)關(guān)系，這種效應(yīng)叫亞閾值導(dǎo)電效應(yīng)。3、溝道長(zhǎng)度調(diào)制解：當(dāng)柵與漏之間的電壓增大時(shí)，實(shí)際的反型溝道長(zhǎng)度逐漸減小，也就是說，L 實(shí)際上是V DS 的函數(shù)，這種效應(yīng)稱為溝道長(zhǎng)度調(diào)制。4、等效跨導(dǎo)Gm解：對(duì)于某種具體的電路結(jié)構(gòu)，定義I D為電路的等效跨導(dǎo)，來表示輸入電壓轉(zhuǎn)換成輸出電流的能力Vin5、米勒定理解：如果將圖（a）的電路轉(zhuǎn)換成圖（b）的電路，則Z1=Z/(1-AV)， Z2=Z/(1-AV-1)，其中A V=V Y/V X 。

4、這種現(xiàn)象可總結(jié)為米勒定理。6、N阱 :解： CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，若襯底為P 型，則PMOS管要做在一個(gè) N 型的“局部襯底”上，這塊與襯底摻雜類型相反的N 型“局部襯底”叫做N 阱。7、有源電流鏡解：像有源器件一樣用來處理信號(hào)的電流鏡結(jié)構(gòu)叫做有源電流鏡。8、輸出擺幅解 :輸出電壓最大值與最小值之間的差。三畫圖題（每題8 分，共 16 分）1、以 V DS 作為參數(shù)畫出NMOS 晶體管的IDV GS 曲線。要求：（ 1）畫三條曲線， VDS 的值分別為V DS1、 V DS2、 V DS3 ，其中 V DS1 <V DS2<V DS3；有適當(dāng)?shù)姆?/p>

5、析推導(dǎo)過程，并標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)的坐標(biāo)。（ 2）畫兩條曲線， VDS 的值分別為 V BS=0 、 V BS<0 ；標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)的坐標(biāo)。解：（1） VGSVTH ,I D0VTHVGSVTHVDS,ID1nC ox W (VGS VTH)22LW12VGSVTHVDS ,I Dn CoxL(VGSVTH )VDS2V DS(2)2、畫出差動(dòng)對(duì)的輸入輸出特性曲線（I DV in）。要求：（ 1）標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)和極限點(diǎn)的坐標(biāo)；（ 2）由圖分析：通過什么措施可以使差動(dòng)對(duì)的線性度更好。解：其中，增大 ISS 或減小 W/L ，可使電路的線性更好。四簡(jiǎn)答（每題7 分，共21 分）1

6、、“ MOS器件即使沒有傳輸電流也可能導(dǎo)通”，這種說法正確么？為什么？解：正確。 當(dāng) V DS2(VGSVTH) 時(shí)，器件工作在深線性區(qū)，此時(shí)雖然足夠的V GS 可以滿足器件的導(dǎo)通條件，但是VDS很小，以至于沒有傳輸電流。2、什么是體效應(yīng)？體效應(yīng)會(huì)對(duì)電路產(chǎn)生什么影響？解：理想情況下是假設(shè)晶體管的襯底和源是短接的，實(shí)際上兩者并不一定電位相同，當(dāng) V B 變得更負(fù)時(shí)，V TH 增加，這種效應(yīng)叫做體效應(yīng)。體效應(yīng)會(huì)改變晶體管的閾值電壓。3、帶有源極負(fù)反饋的共源極放大電路相對(duì)于基本共源極電路有什么優(yōu)點(diǎn)？解：由帶有源極負(fù)反饋的共源極放大電路的等效跨導(dǎo)表達(dá)式得，若 RS>>1/g m，則 Gm

7、1/RS，所以漏電流是輸入電壓的線性函數(shù)。所以相對(duì)于基本共源極電路，帶有源極負(fù)反饋的共源極放大電路具有更好的線性。4. 在傳輸電流為零的情況下， MOS 器件也可能導(dǎo)通么？說明理由。解：可能。 當(dāng) V DS2(VGSVTH ) 時(shí)，器件工作在深線性區(qū)，此時(shí)雖然足夠的V GS 可以滿足器件的導(dǎo)通條件，但是VDS 很小，以至于沒有傳輸電流五分析計(jì)算題（共34 分）（下列題目中使用教材表2.1 所列的器件數(shù)據(jù)，所有器件尺寸都是有效值，單位均為微米。）1、（ 7 分）假設(shè) = =0，計(jì)算圖示電路的小信號(hào)增益（表達(dá)式）。解： AvRD11gm 1gm 22、（ 9 分）差動(dòng)電路如圖所示，ISS=1mA

8、， V DD =3V ， (W/L) 1、 2=(W/L) 3、 4=50/0.5 。（ 1）假設(shè) =0，求差動(dòng)電壓增益；（ 2） =0.45 V -1 時(shí)，如果ISS 上的壓降至少為0.4V ，求最小的允許輸入共模電平。解：（ 1） ID=0.5mAmN-3， rON=2× 104 ，rOP=104 ，Av=-g mNONOP， g =3.66 × 10(r| r )=-24.4（ 2）VVVVTHTH 0(|2F SB| 2 F |) 0.7 0.45( | 0.9 0.4 | | 0.9|) 0.786V GS1=0.786+0.27=1.056V ，V in,CM

9、=1.056+0.4=1.456V3、（ 9 分） (W/L) N=10/0.5 ， (W/L) P=10/0.5 ， IREF=100 A ， V DD =3V ，加到 M 1、M 2 柵極的輸入共模電平等于 1.5V 。（ 1）分別計(jì)算流過晶體管 M 3、 M 4 、 M 5、 M 6 、 M 7 的電流；（ 2）假設(shè) =0，分別計(jì)算 =0 和 =0.45V -1 時(shí) P 點(diǎn)電位。解：（ 1） I3=I 4=50 A ，I 5=I 6=200 A， I7=500 A（ 2） =0 ：V P=0.368V后接 =0.766V ， V P4=0.302 .所以 V P 0.302V =0.45V -1：V TH1（ V P=0.368V ）=0.78V ，V P1=0.288V ；V TH2（ V P1=0.288V ）=0.764V ，V P2=0.304 ；V T