計算機(jī)組成原理知識點(diǎn)總結(jié)

1、計算機(jī)組成原理（白中英）復(fù)習(xí)第三章內(nèi)部存儲器 存儲器的分類按存儲介質(zhì)分類：易失性：半導(dǎo)體存儲器非易失性：磁表面存儲器、磁芯存儲器、光盤存儲器按存取方式分類：存取時間與物理地址無關(guān)（隨機(jī)訪問）： 隨機(jī)存儲器RAM 在程序的執(zhí)行 過程中可讀可寫只讀存儲器RO在程序的執(zhí)行 過程中只讀存取時間與物理地址有關(guān)（串行訪問）：磁帶磁盤RAM靜態(tài)順序存取存儲器直接存取存儲器按在計算機(jī)中的作用分類：主存儲器：隨機(jī)存儲器RAM動態(tài)RAM只讀存儲器RO MROMPROM EPROMEEPROMFlash Memory高速緩沖存儲器（Cache） 輔助存儲器磁盤、磁帶、光盤存儲器的分級存儲器三個主要特性的關(guān)系：速度、

2、容量、 價格/位多級存儲器體系結(jié)構(gòu)：高速緩沖存儲器（cache）、主存儲器、外存儲器。 主存儲器的技術(shù)指標(biāo)存儲容量：存儲單元個數(shù) MX每單元位數(shù)N存取時間：從啟動讀（寫）操作到操作完成的時 間存取周期：兩次獨(dú)立的存儲器操作所需間隔的 最小時間，時間單位為ns。存儲器帶寬：單位時間里存儲器所存取的信息 量，位/秒、字節(jié)/每秒，是衡量數(shù)據(jù)傳輸速率的 重要技術(shù)指標(biāo)。SRAM?儲器基本存儲元：用一個鎖存器（觸發(fā)器）作為存儲丿元?；镜撵o態(tài)存儲元陣列雙譯碼方式讀周期、寫周期、存取周期DRAM存儲器基本存儲元：由一個MOS晶體管和電容器組成 的記憶電路。存儲原理：所存儲的信息1或0由電容器上的 電荷量來體

3、現(xiàn)（充滿電荷：1;沒有電荷：0）。一個DRAM存儲元的寫、讀、刷新操作DRAM勺刷新：集中式刷新和分散式刷新（P73） 存儲器容量的擴(kuò)充位擴(kuò)展增加存儲字長字?jǐn)U展增加存儲字的數(shù)量字、位擴(kuò)展例題只讀存儲器ROM掩模 ROM 可編程 ROM PROM EPROM光 擦除可編程可讀存儲器、EEPROM-電擦除可編 程存儲器）、Flash存儲器并行存儲器雙端口存儲器：指同一個存儲器具有兩組相互 獨(dú)立的讀寫控制線路。多模塊交叉存儲器：連續(xù)地址分布在相鄰的不 同模塊內(nèi)，同一個模塊內(nèi)的地址都是不連續(xù)的。對連續(xù)字的成塊傳送可實現(xiàn)多模塊流水式并行 存取，大大提高存儲器的帶寬。cache基本原理避免CPU “空等”

4、現(xiàn)象CPU和主存（DRAM的速度差異程序訪問的局部性原理cache由高速的SRAM!成cache的基本原理命中、未命中、命中率例題cache與主存的地址映射全相聯(lián)映像：主存中的任一塊可以映象到緩 存中的任一塊。直接映像：每個緩存塊可以和若干個主存塊 對應(yīng)；每個主存塊只能和一個緩存塊對應(yīng)。組相聯(lián)映像：某一主存塊j按模u映射到 緩存的第i組中的任一塊。替換算法先進(jìn)先出算法（FIFO）:把一組中最先調(diào)入 cache的塊替換出去，不需要隨時記錄各個塊的 使用情況，所以實現(xiàn)容易，開銷小。近期最少使用算法（LRU：將近期內(nèi)長久未 被訪問過的行（塊）換出。每行設(shè)置一個計數(shù)器， cache每命中一次，命中行計

5、數(shù)器清零，其它各 行計數(shù)器增1。當(dāng)需要替換時，比較各特定行的 計數(shù)值，將計數(shù)值最大的行換出。最不經(jīng)常使用（LFU）：被訪問的行計數(shù)器增 加1，換值小的行，不能反映近期 cache的訪問 情況。隨機(jī)替換：從特定的行位置中隨機(jī)地選取一 行換出。cache的寫操作策略寫回法、全寫法、寫一次法 第六章總線系統(tǒng) 總線的概念總線是構(gòu)成計算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個 系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。 總線的分類內(nèi)部總線CPL內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。系統(tǒng)總線CPU和計算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線。按系統(tǒng)傳輸信息的不 同，又可分為三類：數(shù)據(jù)總線，地址總線和控制 總線。I/O總線中

6、、低速I/O設(shè)備之間互相連 接的總線。總線性能指標(biāo)總線寬度：指數(shù)據(jù)總線的根數(shù)。尋址能力：取決于地址總線的根數(shù)。PCI總線 的地址總線為32位，尋址能力達(dá)4GB傳輸率：也稱為總線帶寬，是衡量總線性能的 重要指標(biāo)。例題總線的連接方式：1.單總線結(jié)構(gòu)：在許多單處理器的計算機(jī)中， 使用單一的系統(tǒng)總線來連接 CPU主存和I/O設(shè) 備，叫做單總線結(jié)構(gòu)?？偩€上信息傳送方式串行傳送：使用一條傳輸線，采用脈沖傳送（有脈沖為1,無脈沖為0）。連續(xù)幾個無脈沖的 處理方法：位時間。并行傳送：每一數(shù)據(jù)位需要一條傳輸線，一 般采用電位傳送（電位高為1,電位低為0）。分時傳送：總線復(fù)用、共享總線的部件分時使用總線?？偩€接口

7、I/O接口，也叫適配器，和CPU數(shù)據(jù)的交換一 定是并行的方式，和外設(shè)數(shù)據(jù)的交換可以是并行 的，也可以是串行的?？偩€的仲裁集中式仲裁：有統(tǒng)一的總線仲裁器。鏈?zhǔn)讲樵兎绞?、計?shù)器定時查詢方式、獨(dú)立請 求方式分布式仲裁：不需要中央仲裁器，每個潛在的 主方功能模塊都有自己的仲裁器和仲裁號。 總線的定時同步定時：事件出現(xiàn)在總線上的時刻由總線時 鐘信號來確定。異步定時：后一事件出現(xiàn)在總線上的時刻取決 于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制 基礎(chǔ)上。PCI總線PCI :外圍設(shè)備互連，PCI總線：連接各種高 速的PCI設(shè)備。PCI是一個與處理器無關(guān)的高速 外圍總線，又是至關(guān)重要的層間總線。它采用同 步時序協(xié)

8、議和集中式仲裁策略，并具有自動配置 能力。PCI總線支持無限的猝發(fā)式傳送。即插即 用。第七章外圍設(shè)備外圍設(shè)備的定義和分類除了 CPU和主存外，計算機(jī)系統(tǒng)的每一部分 都可作為一個外圍設(shè)備來看待。外圍設(shè)備可分為 輸入設(shè)備、輸出設(shè)備、外存設(shè)備、數(shù)據(jù)通信設(shè)備 和過程控制設(shè)備幾大類。磁記錄原理計算機(jī)的外存儲器又稱磁表面存儲設(shè)備。所謂 磁表面存儲，是用某些磁性材料薄薄地涂在金屬 鋁或塑料表面作載磁體來存儲信息。磁盤存儲 器、磁帶存儲器均屬于磁表面存儲器。磁性材料上呈現(xiàn)剩磁狀態(tài)的地方形成了一個 磁化元或存儲元，是記錄一個二進(jìn)制信息位的最 小單位。磁表面存儲器的讀寫原理在磁表面存儲器中，利用一種稱為磁頭的裝

9、置來形成和判別磁層中的不同磁化狀態(tài)。通過電 -磁變換，利用磁頭寫線圈中的脈沖電流，可把 一位二進(jìn)制代碼轉(zhuǎn)換成載磁體存儲元的不同剩 磁狀態(tài)；通過磁-電變換，利用磁頭讀出線圈， 可將由存儲元的不同剩磁狀態(tài)表示的二進(jìn)制代 碼轉(zhuǎn)換成電信號輸出。磁盤的組成和分類硬磁盤是指記錄介質(zhì)為硬質(zhì)圓形盤片的磁 表面存儲設(shè)備。它主要由磁記錄介質(zhì)、磁盤控 制器、磁盤驅(qū)動器三大部分組成。溫徹斯特磁盤簡稱溫盤，是一種采用先進(jìn)技 術(shù)研制的可移動磁頭固定盤片的磁盤機(jī)。 它是一 種密封組合式的硬磁盤，即磁頭、盤片、電機(jī)等 驅(qū)動部件乃至讀寫電路等組裝成一個不可隨意 拆卸的整體。磁盤上信息的分布記錄面、磁道、扇區(qū)磁道編號磁盤地址由記

10、錄面號（也稱磁頭號）、磁道 號和扇區(qū)號三部分組成。磁盤存儲器的技術(shù)指標(biāo)存儲密度：存儲密度分道密度、位密度和面密 度。道密度：沿磁盤半徑方向單位長度上的磁道數(shù)，單位道/英寸。位密度：磁道單位長度上能記錄的二進(jìn)制代碼 位數(shù)，單位為位/英寸。面密度：位密度和道密度的乘積，單位為位 / 平方英寸。平均存儲時間=尋道時間+等待時間+數(shù)據(jù)傳送 時間數(shù)據(jù)傳輸率例題磁盤cache磁盤cache是為了彌補(bǔ)慢速磁盤和主存之間 速度上的差異。磁盤陣列RAIDRAID獨(dú)立磁盤冗余陣列（廉價冗余磁盤陣 列），或簡稱磁盤陣列。簡單的說，RAID是一種把多塊獨(dú)立的硬盤（物理硬盤）按不同方式組 合起來形成一個硬盤組（邏輯硬盤

11、），從而提供 比單個硬盤更高的存儲性能和提供數(shù)據(jù)冗余的 技術(shù)。組成磁盤陣列的不同方式成為RAID級別。RAID 0提高存儲性能的原理是把連續(xù)的數(shù)據(jù)分 散到多個磁盤上存取，這樣，系統(tǒng)有數(shù)據(jù)請求就可以被多個磁盤并行的執(zhí)行，每個磁盤執(zhí)行屬 于它自己的那部分?jǐn)?shù)據(jù)請求。這種數(shù)據(jù)上的并行 操作可以充分利用總線的帶寬，顯著提高磁盤整 體存取性能。第八章輸入輸出系統(tǒng)外圍設(shè)備的速度分級在CPU和外設(shè)之間數(shù)據(jù)傳送時加以定時：速度極慢或簡單的外設(shè)：CPU只需要接受或 者發(fā)送數(shù)據(jù)即可。慢速或者中速的設(shè)備：可以采用異步定時的 方式。高速外設(shè)：采用同步定時方式。I/O和主機(jī)信息交換方式程序查詢方式、程序中斷方式、直接內(nèi)存

12、訪問(DMA方式、通道方式程序查詢方式數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計 算機(jī)程序控制。當(dāng)需要輸入/輸出時，CPU暫停執(zhí) 行主程序，轉(zhuǎn)去執(zhí)行設(shè)備輸入/輸出的服務(wù)程序， 根據(jù)服務(wù)程序中的I/O指令進(jìn)行數(shù)據(jù)傳送。這是一種最簡單、最經(jīng)濟(jì)的輸入/輸出方式， 只需要很少的硬件。但由于外圍設(shè)備動作很慢， 程序進(jìn)入查詢循環(huán)時將浪費(fèi)CPU寸間。 中斷的概念中斷是指CPI暫時中止現(xiàn)行程序，轉(zhuǎn)去處理隨 機(jī)發(fā)生的緊急事件，處理完后自動返回原程序的 功能和技術(shù)。程序中斷方式的原理在程序中斷方式中，某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒 后，它“主動”向CPU發(fā)出請求中斷的信號，請 求CPI暫時中斷目前正在執(zhí)行的程序而進(jìn)行數(shù)據(jù)

13、交換。當(dāng)CPU向應(yīng)這個中斷時，便暫停運(yùn)行主程 序，并自動轉(zhuǎn)移到該設(shè)備的中斷服務(wù)程序。當(dāng)中 斷服務(wù)程序結(jié)束以后，CPU又回到原來的主程序。 中斷處理過程中的幾個問題CPU只有在當(dāng)前一條指令執(zhí)行完畢后，即轉(zhuǎn)入 公操作時才受理設(shè)備的中斷請求。保存現(xiàn)場中斷屏蔽中斷處理過程單級中斷和多級中斷單級中斷系統(tǒng)中，所有的中斷源都屬于同一 級，所有中斷源觸發(fā)器排成一行，其優(yōu)先次序是 離CPU近的優(yōu)先權(quán)高。當(dāng)響應(yīng)某一中斷請求時， 執(zhí)行該中斷源的中斷服務(wù)程序。在此過程中，不 允許其他中斷源再打斷中斷服務(wù)程序， 既使優(yōu)先 權(quán)比它高的中斷源也不能再打斷。多級中斷系統(tǒng)是指計算機(jī)系統(tǒng)中有相當(dāng)多的中斷源，根據(jù)各中斷事件的輕重緩

14、急程度不同而 分成若干級別，每一中斷級分配給一個優(yōu)先權(quán)。 優(yōu)先權(quán)高的中斷級可以打斷優(yōu)先權(quán)低的中斷服 務(wù)程序，以程序嵌套方式工作。一維多級中斷是指每一級中斷里只有一個中 斷源，二維多級中斷是指每一級中斷里又有多個中斷源。DMA的基本概念直接內(nèi)存訪問(DMA)是 一種完全由硬件執(zhí)行I/O交換的工作方式。在這種方式中， DMA空制 器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng) 過CPU而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。DMA 方式一般用于高速傳送成組數(shù)據(jù)。DMA方式的優(yōu)點(diǎn)DMA能執(zhí)行的一些操作從外圍設(shè)備發(fā)出DMA青求；CPJ向應(yīng)請求，把 CPU工作改成DMA操作方式，DMA空制器從CPU 接管總線的

15、控制；由DMA制器對內(nèi)存尋址，即 決定數(shù)據(jù)傳送的內(nèi)存單元地址及數(shù)據(jù)傳送個數(shù) 的計數(shù)，并執(zhí)行數(shù)據(jù)傳送的操作；發(fā)中斷，向CPU 報告DM/操作的結(jié)束。DMA專送方式停止CPU訪問內(nèi)存、周期挪用、DMA與 CPU交 替訪內(nèi)DMA數(shù)據(jù)傳送過程傳送前預(yù)處理；正式傳送；傳送后處理。通道的基本概念通道是一個特殊功能的處理器，它有自己的指 令和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制， 而 CPL將“傳輸控制"的功能下放給通道后只負(fù)責(zé)“數(shù)據(jù)處理”功能。這樣，通道與 CPU分時使用 內(nèi)存，實現(xiàn)了 CPU內(nèi)部運(yùn)算與I/O設(shè)備的平行工 作。通道的功能通道具有兩種類型的總線：系統(tǒng)總線：承擔(dān)通 道與內(nèi)存、CPU與內(nèi)

16、存之間的數(shù)據(jù)傳輸任務(wù)。通 道總線即I/O總線，承擔(dān)外圍設(shè)備與通道間的數(shù) 據(jù)傳送任務(wù)。從邏輯結(jié)構(gòu)上講，I/O系統(tǒng)一般具有四級連接： CPI與內(nèi)存通道設(shè)備控制器外圍設(shè)備優(yōu)先級別：由于大多數(shù)I/O設(shè)備的讀寫信號具 有實時性，不及時處理會丟失數(shù)據(jù)；所以通道與 CPI同時要求訪內(nèi)時，通道優(yōu)先權(quán)高于 CPU CPI對通道的管理CPL是通過執(zhí)行I/O指令以及處理來自通道的 中斷，實現(xiàn)對通道的管理。來自通道的中斷有兩種，一種是數(shù)據(jù)傳送結(jié)束 中斷，另一種是故障中斷。通道對I/O模塊的管理通道通過使用通道指令控制 I/O模塊進(jìn)行數(shù) 據(jù)傳送操作，并以通道狀態(tài)字接收I/O模塊反映 的外圍設(shè)備的狀態(tài)。通道的類型選擇通道

17、、數(shù)組多路通道、字節(jié)多路通道 第九章操作系統(tǒng)支持虛擬存儲器的概念虛擬存儲器是借助于磁盤等輔助存儲器來擴(kuò) 大主存容量，使之為更大或更多的程序所使用。 是一個容量非常大的存儲器的邏輯模型，不是任 何實際的物理存儲器。它指的是主存-外存層次。 以透明的方式給用戶提供了一個比實際主存空 間大得多的程序地址空間。實地址：或物理地址，計算機(jī)物理內(nèi)存的訪問 地址，由CPU引腳送出，是用于訪問主存的地址， 對應(yīng)的存儲空間物理存儲空間或主存空間。虛地址：或邏輯地址，在編制程序時獨(dú)立編址， 使用的地址，對應(yīng)的存儲空間虛存空間或邏 輯地址空間。虛地址到實地址的轉(zhuǎn)換過程程序的再定位。虛存的訪問過程虛擬存儲器的用戶程序

18、以虛擬地址編址并存 放在輔存中；程序運(yùn)行時CPU以虛地址訪問主存， 由輔助硬件找出虛地址和物理地址的對應(yīng)關(guān)系， 判斷這個虛地址指示的存儲單元是否已裝入主 存：如果在主存，CPU就直接執(zhí)行已在主存的程 序；如果不在，要進(jìn)行輔存向主存的調(diào)度。 虛存與 cache 的異同 幾種虛擬存儲器段式、頁式、段頁式頁式虛擬存儲器頁、頁表：頁式虛擬存儲系統(tǒng)中，虛地址空間 被分成等長大小的頁，稱為邏輯頁；主存空間也 被分成同樣大小的頁，稱為物理頁。相應(yīng)地，虛 地址分為兩個字段：高字段為邏輯頁號，低字段 為頁內(nèi)地址（偏移量）；實存地址也分兩個字段： 高字段為物理頁號，低字段為頁內(nèi)地址。通過頁 表可以把虛地址（邏輯地址）轉(zhuǎn)換成物理地址。頁式虛存地址映射：地址變換時，用邏輯頁號 作為頁表內(nèi)的偏移地址索引頁表，并找到相應(yīng)物 理頁號，用物理頁號作為實存地址的高字段，再 與虛地址的頁內(nèi)偏移量拼接，就構(gòu)成完整的物理 地址。虛頁內(nèi)容若沒有調(diào)入主存，則計算機(jī)啟動輸入 輸出系統(tǒng)，把虛地址指示的一頁內(nèi)容從輔存調(diào)入 主存，再提供CPU訪問。轉(zhuǎn)換后援緩沖器 段式虛擬存儲器段式虛擬存儲