六十進制加分計數(shù)器

1、六十進制加法計數(shù)器、實驗目的1. 了解計數(shù)器的原理及其應(yīng)用。2. 數(shù)碼管掃描電路的運用。二、實驗內(nèi)容1.設(shè)計一個六十進制加法計數(shù)器，并通過數(shù)碼管顯示個位、十位數(shù)值。2.用RTL viewer查看綜合結(jié)果。三、實驗步驟；1.十進制計數(shù)器：VHDL語言：lUOrary-IEEZ;use lEEEraJ丄；use EEE*丄0鼻匚* 目11;3 enLiis3 poet (Clkx 匚丄irxh 瓦STI>_LOG1C； cq:au STD LOGIC_VECTOR(3 dovneo 0);couc:out ST LOGIC);end expcncLO;=architecture btrv a

2、t eitp cntIO issignal cqi;ST&LOGICYECTOR(3 dovnto 0);=beginS戸匸ocesa ( EMCllcGlrnj cqi)bein if airn- 'O' then.cqi<="UOOD,r;Belail Clfc* event and Cllc-H 1 * then9It En-1V then=it cqic? thencqKccji +1； elsecqi<*,roooo*;tnd M:end it；end if;0if cql-9 thenCOUK*' I'；二elsecou

3、t<"p Op;end it;cq<*cqL；end pracessj:end bhv;波形圖:PWir-1； Jfi*twitfW仿真結(jié)果:2.六進制計數(shù)器:LiJairaryuse IEEE.std logic 1164.all;use 二EEE m匚d_Lcic_unsigned.silJ.;H ent-ivy 巳臨J?.u口匚& is:port (GHz； Glen； EN; in STr_LQGlG;cq:out STD LCXtIC VECTOR (3 dounto 0); out: cue STD_LCXICi ;end exp_cnt6;E arc

4、h!匸亡匚匸u匸亡 bhv c£ expen匸石 is signal cqi:STDLOGICVECTOR(3 downto OJ;H beginprocess (EIJ# Clkf citncqi)bsginHif clirn=1 01 thencgi=rfonoorr；lsif CIJt1 event and Clk=l l1 thenHif En-1l1 thenrf eqi-£ thenelsecqi<="ooaorr；end 1£enU 1£if cql-5 thencout<=1l1 ;elsecou匸弋=O' end if;cq<-ccL;end process;Hhv;仿真結(jié)果:3. 六十進制計數(shù)器頂層:1VHDL源程序:2波形仿真:4六十進制加法計數(shù)器:1邏輯圖加廠"aCC ITT H|剛和iAtiHlW '因箝|8 住邛 血 if.MhtiiWI： M gm:也切1 w r.pj:>fcH-C2管腳分配圖:四. 實驗心得:本次實驗中，組合了六