用EDA實現(xiàn)具有校時校分功能的數(shù)字鐘_第1頁
用EDA實現(xiàn)具有校時校分功能的數(shù)字鐘_第2頁
用EDA實現(xiàn)具有校時校分功能的數(shù)字鐘_第3頁
用EDA實現(xiàn)具有校時校分功能的數(shù)字鐘_第4頁
用EDA實現(xiàn)具有校時校分功能的數(shù)字鐘_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

電子線路實驗課程設計報告EAD實現(xiàn)多功能數(shù)字鐘 專業(yè)班級： 姓名： 學號： 1、 實驗任務用FPGA器件和EDA技術(shù)實現(xiàn)多功能數(shù)字鐘的設計已知條件：1、MAX+PLUS2軟件 2、FPGA實驗開發(fā)裝置基本功能：1、以數(shù)字形式顯示時、分、秒的時間 2、小時計數(shù)器為24進制 3、分、秒計數(shù)器為60進制擴展功能：1、校時、校分 2、仿電臺報時 3、時段控制 4、定點鬧時2、 實驗步驟1、 設計一個60進制的電路。做出電路和仿真。2、 設計一個24進制的電路。做出電路和仿真。3、 設計一個校時校分的電路。 4、 把24進制和2個60進制以及校時校分電路打包后，按秒、分、 時的順序連接起來，并做出電路和仿真。3、 實驗結(jié)果分析畫60進制電路圖，如下示對圖形進行編譯及波形仿真，并存檔，仿真波形如下所示畫24進制電路圖，如下示對圖形進行編譯及波形仿真，并存檔，仿真波形如下所示校時校分功能的電路圖如下將所有電路封裝連接，如下圖對圖形進行編譯及波形仿真，并存檔，仿真波形如下所示4、 實驗總結(jié)此次實驗的重點是理解60進制的電路流程圖，并在此基礎(chǔ)上設計24進制的電路。并需要把24進制和60進制連成數(shù)字鐘的電路。在編譯電路圖的過程中，需要注意的是在通過60進制改為24進制的時候，不能再原圖上改，應該先保存一次后，改變了再重新保存一次，注意名字

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論