C54系列DSP最小系統(tǒng)課程設計論文

1、學 號 1307080131 DSP原理及應用 課程設計說明書C54系列DSP最小系統(tǒng)設計起止日期： 2016 年 05 月 30 日 至 2016 年 06 月 03 日學生姓名孔亞杰班級13信科1班成績指導教師(簽字)計算機與信息工程學院電子信息工程系2016年06 月03 日天 津 城 建 大 學課程設計任務書2015 2016 學年第 二 學期 計算機與信息工程 學院 電子信息科學與技術 專業(yè) 1 班級課程設計名稱： DSP原理及應用 設計題目： C54系列DSP最小系統(tǒng)設計 完成期限：自 2016 年 05 月 30 日至 2016 年 06 月 03 日共 1 周設計依據(jù)、要求及主

2、要內(nèi)容（可另加附頁）：一、課程設計的目的通過本課程設計，鍛煉學生查閱資料、方案比較、運用知識的能力。使學生掌握C54系列DSP 芯片的結構、原理和典型應用，并且能夠熟悉DSP的開發(fā)流程和基本的設計方法，既鞏固所學的基礎理論知識， 又為學生日后從事開發(fā)設計奠定基礎。 二、課程設計的內(nèi)容及要求 選擇合適的器件，了解元器件的工作原理，進行DSP最小系統(tǒng)設計，完成1、硬件設計2、編寫最小系統(tǒng)測試程序3、書寫設計說明書三、參考資料：1、吳冬梅 張玉杰 北京大學出版社 DSP技術及應用2、戴明楨 周建江 北京航天航空大學出版社 TMS320C54X DSP結構、原理及應用3、王安民 陳明欣 清華大學出版社

3、 TMS320C54X XDSP實用技術4、蘇濤.DSP實用技術 .西安:西安電子科技大學出版社指導教師（簽字）： 系 主 任 （簽字）： 批準日期： 年 月 日目 錄緒論1第1章 芯片簡介21.1 主控芯片TMS320VC5402的簡介2第2章 總體設計32.1系統(tǒng)要實現(xiàn)的功能32.1.1最小系統(tǒng)部分的設計32.1.2擴展電路的設計32.2 系統(tǒng)的設計流程32.3原理框圖4第3章 電路設計53.1 電源產(chǎn)生電路設計53.2 MS320VC5402的供電設計53.3 復位電路的設計63.4 時鐘電路的設計63.5 JTAG仿真接口的設計7第4章 仿真工作原理及測試步驟84.1 仿真84.2 測

4、試程序8總 結9參考文獻10附 錄11緒論DSP（Digital Signal Processor）是一種獨特的微處理器，是以數(shù)字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉換為0或1的數(shù)字信號。再對數(shù)字信號進行修改、刪除、強化，并在其他系統(tǒng)芯片中把數(shù)字數(shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數(shù)以千萬條復雜指令程序，遠遠超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。它的強大數(shù)據(jù)處理能力和高運行速度，是最值得稱道的兩大特色。在近20多年時間里，DSP芯片的應用越來越廣泛，已經(jīng)從軍事、航空航天領域擴大到信號處理、通信、雷達、消費等許多領域

5、，主要應用有信號處理、通信、語音、圖形、圖像、軍事、儀器儀表、自動控制、醫(yī)療、家用電器等。DSP主要應用市場為3C領域，占整個市場需求的90%。數(shù)字蜂窩電話是DSP最為重要的應用領域之一。由于DSP具有強大的計算能力，使得移動通信的蜂窩電話重新崛起，并創(chuàng)造了一批諸如GSM、CDMA等全數(shù)字蜂窩電話網(wǎng)。在Modem器件中，DSP更是成效卓著，不僅大幅度提高了傳輸速率，且具有接收動態(tài)圖像能力。另外，可編程多媒體DSP是PC領域的主流產(chǎn)品。以XDSL Modem為代表的高速通信技術與MPEG圖像技術相結合，使得高品位的音頻和視頻形式的計算機數(shù)據(jù)有可能實現(xiàn)實時交換。目前的硬盤空間相當大，這主要得益于C

6、DSP（可定制DSP）的巨大作用。預計在今后的PC機中，一個DSP即可完成全部所需的多媒體處理功能。DSP也是消費類電子產(chǎn)品中的關鍵器件。由于DSP的廣泛應用，數(shù)字音響設備的更新?lián)Q代周期變得非常短暫。用于圖像處理的DSP，一種用于JPEG標準的靜態(tài)圖像數(shù)據(jù)處理；另一種用于動態(tài)圖像數(shù)據(jù)處理。第1章 芯片簡介1.1 主控芯片TMS320VC5402的簡介TMS320VC5402是TI公司的第七代DSP芯片之一，它具有優(yōu)化的CPU結構，內(nèi)部有1個40位的算術邏輯單元(包括一個40位的桶式移位寄存器和2個獨立的40位累加器)，一個17×17的乘法器和一個40位專用加法器，16K字RAM空間和

7、4K×16bit ROM 空間。共20根地址線，可尋址64KB數(shù)據(jù)區(qū)和1MB程序區(qū)，具有64KI/O空間。處理速度為 l00MIPS，速度高、功耗低。TMS320VC5402 采用修正的哈佛結構和8總線結構(4條程序/數(shù)據(jù)總線和4條地址總線)，以提高運算速度和靈活性。在嚴格的哈佛結構中，程序存儲器和數(shù)據(jù)存儲器分別設在兩個存儲空間，這樣就允許取址和執(zhí)行操作完全重疊。修正的哈佛結構中，允許在程序和數(shù)據(jù)空間之間傳送數(shù)據(jù)，從而使處理器具有在單個周期內(nèi)同時執(zhí)行算術運算、邏輯運算、位操作、乘法累加運算以及訪問程序和數(shù)據(jù)存儲器的強大功能。與修正的哈佛結構相配合，TMS320VC5402還采用了一個

8、6級深度的指令流水線，每條流水線之間彼此獨立，在任何一個機器周期內(nèi)可以有16條不同的指令在同時工作，每條指令工作在不同的流水線上，使指令的執(zhí)行時間減小到最小和增大處理器的吞吐量。TMS320VC5402的硬件結構具有硬件乘法器、8總線結構、功能強大的片內(nèi)存儲器配置和低功耗設計的特點。因此，可以進行高速并行處理；同時，集成度高可節(jié)省硬件開銷，提高系統(tǒng)抗干擾性。它除了完成數(shù)字信號處理任務外，還可以兼顧通用單片機的操作任務。因此，它是集數(shù)字信號處理與通用控制電路于一體的，多功能低功耗微處理器。綜上所述TMS320VC5402的主要特點如下：1）多總線結構，片內(nèi)3套16bit數(shù)據(jù)總線CB、DB、EB和

9、1套程序總線PB以及對應的4套地址總線CBA、DBA、EBA、PBA (4套總線可以同時操作)。2）40bit的ALU(算術邏輯單元)，包含1個40bit的桶形移位器和2個40bit的累加器，1個17×17bit的乘法器和一個40bit的專用加法器，2個地址產(chǎn)生器，8個輔助寄存器，一個比較/選擇/存儲（CSSU)單元。3）片內(nèi)4k×16bit的ROM，16k×16bit的DARAM。4）程序空間擴展到1MB，數(shù)據(jù)和I/O空間各64kB，20條地址線，16條數(shù)據(jù)線。5）6級流水線完成一條指令:預取指、取指、譯碼、尋址、讀數(shù)、執(zhí)行。6）片上有JTAG仿真接口。第2章

10、總體設計2.1系統(tǒng)要實現(xiàn)的功能DSP 最小系統(tǒng)的設計是本次設計的主要任務，課題以TMS320C5402 為核心器件，并利用外存儲器對最小系統(tǒng)電路進行擴展。在介紹TMS320C5402基本特點的基礎上，借鑒國內(nèi)外現(xiàn)有技術成果的，研究DSP相關技術，開發(fā)出DSP最小系統(tǒng)板。2.1.1最小系統(tǒng)部分的設計能夠用于基本的數(shù)字信號處理，運行一些簡單的程序。此部分主要包括電源電路、復位電路、時鐘電路、JTAG 接口的設計等。2.1.2擴展電路的設計對于DSD最小系統(tǒng)，DSP芯片等在芯片出廠時不可能讓片內(nèi)存儲器的大小滿足所有功能的要求 ，如果將片內(nèi)存儲器做太大，必然造成芯片成本的提高，而太大的片內(nèi)存儲器對很多

11、用戶來說是浪費。2.2 系統(tǒng)的設計流程一個DSP應用系統(tǒng)的設計過程大致分為以下幾個部分，各部分的相互關系如圖系統(tǒng)要求的描述確定DSP芯片及外圍設備總體設計確定軟硬硬件分工硬件設計軟件設計及調(diào)試系統(tǒng)測試圖2-1 流程圖2.3原理框圖基于TMS320C5402最小系統(tǒng)系統(tǒng)框圖。此最小系統(tǒng)主要由時鐘及復位電路、JTAG仿真調(diào)試接口電路以及供電系統(tǒng)，外加Watchdog電路等模塊構成。系統(tǒng)框圖2-2所示。JTAG仿真 調(diào)試接口WatchdogTMS320C540X復位電路產(chǎn)生3.3V和1.8V電源電路時鐘電路產(chǎn)生5V電源電路圖2-2 原理框圖14第3章 電路設計3.1 電源產(chǎn)生電路設計此電路主要功能是

12、將220V的交流電經(jīng)變壓器降成9V交流電，通過整流橋整流、電容濾波、再通過三端集成穩(wěn)壓器LM7805，輸出穩(wěn)定的+5V直流電，為TPS767D318提供+5V電源。電路圖如圖3-2所示：圖3-1電源產(chǎn)生電路3.2 MS320VC5402的供電設計TMS320VC540采用了雙電源供電機制，以獲得更好的性能，其工作電壓為3.3V和 1.8V。其中，1.8V主要為該器件的內(nèi)部邏輯提供電壓，包括CPU和其他所有的外設邏輯。與3.3V供電相比，1.8V供電大大降低功耗。外部接口引腳仍然采用3.3V電壓，便于直接與外部低壓器件接口，而無需額外的電平變換電路。其電路圖如圖3-3所示：圖3-2TMS320V

13、C5402電源設計3.3 復位電路的設計復位電路是控制系統(tǒng)不可缺少的組成部分，常用的復位電路有上電復位、手動復位和看門狗復位等。前兩種復位方式屬于硬件復位，看門狗復位屬于軟件復位。本設計采用了手動復位和看門狗復位兩種方式。通過按鍵實現(xiàn)手動復位的操作如下：當按鍵按下時，將電容C12上的電荷通過按鈕串接的電阻R3釋放掉，使電容C12上的電壓降為0。當按鈕松開時，由于電容C12上的電壓不能突變，所以通過電阻R2進行充電，充電時間由R2和C12的乘積值決定，一般要求大于5個外部時鐘周期，可根據(jù)具體情況選擇。C5402芯片復位引腳，低電平有效，通過電容的這一充放電過程，就可以實現(xiàn)手動按鈕復位?？撮T狗電路

14、除了具有上電復位功能外，還起著監(jiān)視系統(tǒng)運行的作用。系統(tǒng)在運行過程中通過I/O輸出給看門狗的輸入端WDI腳正脈沖（頻率不小于10HZ），若兩次脈沖的時間間隔不大于1.6秒，則WDO引腳永遠為高電平，說明DSP程序執(zhí)行正常。但如果程序跑飛，就不可能按時通過I/O口輸出發(fā)出正脈沖。當兩次發(fā)出正脈沖的時間間隔大于1.6秒時，看門狗便使WDO置為低電平，將使系統(tǒng)復位。兩模塊的連接方式如圖3-4所示：圖3-3 復位電路3.4 時鐘電路的設計時鐘電路用來為TMS320VC5402芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán)PLL組成，可通過晶振或外部的時鐘驅(qū)動。為DSP芯片提供時鐘一般有兩種方法：一種是使

15、用外部時鐘源的時鐘信號，將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，X1引腳懸空。外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應用。另一種方法是利用DSP芯片內(nèi)部的振蕩器構成時鐘電路，在芯片的Xl和X2/CLKIN引腳之間接入一個晶體，用于啟動內(nèi)部振蕩器。鎖相環(huán)PLL具有頻率放大和時鐘信號提存的作用。硬件配置PLL只需通過設定DSP的3個引腳（CLKMD1、CLKMD2和CLKMD3）的狀態(tài)來選擇時鐘方式。根據(jù)PLL乘系數(shù)的不同組合可以得到0.25-15的31個乘系數(shù)，從而來控制時鐘的工作頻率。本設計的時鐘電路如圖3-5所示，使用DSP內(nèi)部振蕩器解法

16、的時鐘電路，晶振為10MHz，起振電容選用22 pF。只需硬件PLL即可使DSP工作在2.5MHz-150MHz之間的31個頻率點上。圖3-4 時鐘電路3.5 JTAG仿真接口的設計目前流行的DSP都備有標準的JTAG（Joint Test Action Group）接口，主要用于在線仿真調(diào)試。5402提供了片上的JTAG接口，方便了仿真調(diào)試。使用時只需將5402的TMS、TDI、TDO、TRST、TCK、EMU0、EMUI共7個引腳接出，做成一個標準的14針插座，就可以供仿真器調(diào)試系統(tǒng)板。系統(tǒng)板和仿真器之間的鏈接電纜長度不超過6英寸（約15.24厘米）時，5402與JTAG接口連接圖如圖3-

17、6所示。其中，EMU0和EMUl是仿真信號引腳，為了在仿真器和JTAG目標系統(tǒng)之間提供高質(zhì)量的信號，用戶必須提供正確的信號緩沖，為此EMU0和EMUl必須由上拉電阻連接到VCC，以提供小于10us的信號上升時間。當5402和仿真器之間的鏈接電纜長度超過6英寸時，應在數(shù)據(jù)傳輸線上加驅(qū)動。圖3-5 JTAG接口的設計第4章 仿真工作原理及測試步驟4.1 仿真DSP 通過JTAG 接口與仿真器相連，仿真器則通過USB與電腦連接。電腦上的編譯軟件CCS2是通過仿真器將程序下載到DSP內(nèi)運行的。在使用JTAG協(xié)議調(diào)試程序時，CCS2亦通過仿真器與DSP交流信息，如CCS2將控制信號通過JTAG接口送到D

18、SP以控制程序的運行，而DSP亦通過該接口將采樣信號、運算結果或運行狀態(tài)送到CCS2進行顯示以便觀察調(diào)試。DSP最小系統(tǒng)的測試步驟如下。1系統(tǒng)連接。進行DSP實驗之前，先必須連接好仿真器、DSP最小系統(tǒng)板卡及計算機。2電復位。在硬件安裝完成后，確認安裝正確、各個實驗部件及電源連接正常后，接通仿真器電源并啟動計算機，此時，仿真盒上的“紅色小燈”應 點 亮 ，否則DSP 開發(fā)系統(tǒng)與計算機連接有問題。3運行CCS2程序。實驗板上電，啟動CCS 2，CCS2正常啟動，表明系統(tǒng)連接正常，否則仿真器的連接、JTAG 接口或者CCS2相關設置存在問題，斷開電源，檢查仿真器的連接、JTAG接口連接，或檢查CC

19、S2相關設置是否正確。成功運行程序后，在CCS2環(huán)境下程序編寫、調(diào)試、編譯、裝載、使用觀察窗口等。4.2 測試程序應用程序是要在硬件板上獨立運行的源程序,為了敘述方便,編寫一個簡單的發(fā)光二極管(LED)閃爍測試程序。使用CCS匯編語言編寫的測試程序請見附錄?？?結作為一個信科的學生，掌握DSP系統(tǒng)的設計技術是非常重要的，隨著科學技術的發(fā)展，DSP在3G領域和各類電子產(chǎn)品占有重要地位，但之前只是學習了相關的理論知識，對那些抽象的概念和設計思路沒有透徹的理解。通過對本課題的學習，了解了DSP系統(tǒng)的設計及應用，鍛煉獨立設計電路的能力和動手能力。本設計主要選用合適的DSP、電源模塊、時鐘電路、存儲器電路設計搭建最小DSP系統(tǒng)，并在設計好的硬件平臺上實現(xiàn)卷積實驗。實驗結果表明，將此設計應用于能較好的用于各種數(shù)字信號處理。通過這次課程設計我學到了很多東西，尤其是做好一件事實在是不容易，特別是在