基于FPGA的光電數(shù)據(jù)采集和處理采集系統(tǒng)設(shè)計

1、武漢理工大學(xué)畢業(yè)設(shè)計（論文）基于FPGA的光電數(shù)據(jù)采集和處理采集系統(tǒng)設(shè)計學(xué)院（系）： 專業(yè)班級： 學(xué)生姓名： 指導(dǎo)教師： 學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進(jìn)行研究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包括任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。本人完全意識到本聲明的法律后果由本人承擔(dān)。作者簽名： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保障、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向有關(guān)學(xué)位論文管理部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)省級優(yōu)秀學(xué)士論文評選機構(gòu)將本學(xué)位論文的全部或部分內(nèi)容編

2、入有關(guān)數(shù)據(jù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。本學(xué)位論文屬于1、保密囗，在 年解密后適用本授權(quán)書2、不保密囗 。（請在以上相應(yīng)方框內(nèi)打“”）作者簽名： 年 月 日導(dǎo)師簽名： 年 月 日本科生畢業(yè)設(shè)計（論文）任務(wù)書學(xué)生姓名： 專業(yè)班級 ： 指導(dǎo)教師： 工作單位 ：設(shè)計（論文）題目：基于FPGA的光電數(shù)據(jù)采集與處理系統(tǒng)設(shè)計 設(shè)計（論文）主要內(nèi)容：1.文獻(xiàn)調(diào)研，較全面的了解光電轉(zhuǎn)換機理以及信號數(shù)據(jù)的處理 2.掌握可編程邏輯器件的編程使用技巧3.設(shè)計一套數(shù)據(jù)采集系統(tǒng)，并完成對光信號的實時檢測 要求完成的主要任務(wù)：1、查閱不少于15篇的相關(guān)資料，其中英文文獻(xiàn)不少于3篇，完成

3、開題報告。2、完成基于FPGA的光電數(shù)據(jù)采集系統(tǒng)的搭建與調(diào)試3、通過實驗驗證該系統(tǒng)的穩(wěn)定與可靠4、完成不少于5000漢字的英文文獻(xiàn)翻譯；完成不少于12000字的論文。 必讀參考資料：1 張洪潤，張亞凡. FPGA/CPLD應(yīng)用設(shè)計200例. 北京航空航天大學(xué)出版社.2 何賓. EDA原理及Verilog實現(xiàn). 清華大學(xué)出版社. 指導(dǎo)教師簽名： 系主任簽名： 院長簽名（章） 武漢理工大學(xué)本科生畢業(yè)設(shè)計（論文）開題報告1、目的及意義（含國內(nèi)外的研究現(xiàn)狀分析）畢業(yè)設(shè)計的目的是研究基于FPGA的光電數(shù)據(jù)采集和處理系統(tǒng)，主要是分析光電轉(zhuǎn)換機理以及信號數(shù)據(jù)的處理，然后根據(jù)可編程邏輯器件的編程技巧設(shè)計一套數(shù)

4、據(jù)采集系統(tǒng)并完成對關(guān)心好的實時監(jiān)測 。還要調(diào)查其目前的應(yīng)用領(lǐng)域，及其在國內(nèi)外的發(fā)展現(xiàn)狀。光電轉(zhuǎn)換過程的原理是光子將能量傳遞給電子使其運動從而形成電流。這一過程有兩種解決途徑，最常見的一種是使用以硅為主要材料的固體裝置，另一種則是使用光敏染料分子來捕獲光子的能量。染料分子吸收光子能量后將使半導(dǎo)體中的帶負(fù)電的電子和帶正電的空穴分離。數(shù)據(jù)采集系統(tǒng)是計算機、智能儀器與外界物理世界聯(lián)系的橋梁，是獲取信息的重要途徑。數(shù)據(jù)采集的任務(wù)，具體地說，就是采集傳感器輸出的模擬信號并轉(zhuǎn)換為FPGA能識別的數(shù)字信號，然后送入FPGA或相應(yīng)的信號處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計算和處理，得出所需要的數(shù)據(jù)。與此同時，將F

5、PGA得到的數(shù)據(jù)進(jìn)行顯示或打印，以便實現(xiàn)對某些物理量的監(jiān)視，其中的一部分?jǐn)?shù)據(jù)還將被控制生產(chǎn)過程中的FPGA控制系統(tǒng)用來控制某些物理量。數(shù)據(jù)采集系統(tǒng)由以下幾個部分組成：數(shù)據(jù)采集、數(shù)據(jù)傳輸、數(shù)據(jù)存儲、數(shù)據(jù)處理、分析和顯示等。數(shù)據(jù)采集幾乎無孔不入，它已滲透到了地質(zhì)、醫(yī)藥器械、雷達(dá)、通訊、遙感遙測等各個領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。數(shù)據(jù)采集器的研制在國外已經(jīng)相當(dāng)成熟，而且數(shù)據(jù)采集器的種類也不斷增多，性能越來越好，功能越來越強大。比如美國FLUKE公司的262XA系列數(shù)據(jù)采集器是一種小型、便攜、操作簡單、使用靈活的數(shù)據(jù)采集器，他可以單獨使用，也可以和計算機連接使用。它具有多種測量功能，多種

6、數(shù)據(jù)存儲方式和多種控制方式。262XA共有21路模擬輸入通道，它可以直接測量電壓、電流、溫度、頻率和電阻等，8路數(shù)字輸入/輸出可以用于數(shù)字信號的處理，另外4路可以用于報警輸入。當(dāng)某個模擬通道的輸入信號超過設(shè)定報警限，在對應(yīng)的I/O口就輸出一個低電平，每個模擬通道可以設(shè)置兩個報警限。262XA系列有兩種掃描速度：4通道/秒（慢），17通道/秒（快）。儀器可以使用90.264V交流電直接供電，也可以使用9-16V直流供電。就直流電源還可以同時使用，斷電時可以自動切換至直流。RS232接口為標(biāo)準(zhǔn)配置，可以用于向計算機傳輸數(shù)據(jù)和控制。采集的數(shù)據(jù)可隨時通過接口打印，也可將數(shù)據(jù)用RS232接口傳至計算機。

7、記錄的數(shù)據(jù)包括：通道號、測量值、時間、報警狀態(tài)、累加計數(shù)等。數(shù)據(jù)格式與LOTUS、Excel相兼容。 在國內(nèi)，由于數(shù)據(jù)采集技術(shù)不斷發(fā)展，市場上出現(xiàn)了各種新型的數(shù)據(jù)采集器。北京測振儀器廠研制的HZ-9609數(shù)據(jù)采集/震動分析儀，它采用中文顯示，直觀醒目，操作簡單； 因此國外的數(shù)據(jù)采集技術(shù)比較發(fā)達(dá)，但是成本高，國內(nèi)的數(shù)據(jù)采集系統(tǒng)的精度不夠，一般只有2%，為此需要設(shè)計一個精度高成本低的數(shù)據(jù)采集系統(tǒng)。2、基本內(nèi)容和技術(shù)方案論文題目：基于FPGA的光電數(shù)據(jù)采集和處理系統(tǒng)設(shè)計論文主要內(nèi)容：通過調(diào)研查閱相關(guān)資料研究光電轉(zhuǎn)換和FPGA的應(yīng)用，以及其在各個領(lǐng)域的應(yīng)用情況，國內(nèi)外的研究現(xiàn)狀及其發(fā)展前景，設(shè)計出比較

8、實用的光電數(shù)據(jù)采集和處理系統(tǒng)。技術(shù)方案：首先是要收集查閱與光纖傳感器，AD,DA,LD,FPGA等相關(guān)的一些資料，熟悉并掌握在自己的設(shè)計中所要用到的光纖傳感器的使用方法，懂得AD，DA，LD等器件的使用，在了解芯片的一些特性之后，使用I2C器件使硬件電路更加的簡單，設(shè)計好硬件電路，然后采用基于FPGA的可編程邏輯門陣列的verilog語言來實現(xiàn)芯片的驅(qū)動。用Verilog語言實現(xiàn)數(shù)據(jù)采集和處理，就要針對性的學(xué)習(xí)和掌握verilog編程語言在數(shù)字電路中的應(yīng)用，首先多看些書，弄懂它的核心思想，然后多看一些實際例子，相信這樣更有助于一種新語言的學(xué)習(xí)，在這之中我們需要了解現(xiàn)場可編程門陣列的基本知識和應(yīng)

9、用情況。學(xué)習(xí)好之后就開始編寫程序，在編程之后利用quartus進(jìn)行仿真模擬，得出正確的仿真圖后，將程序下載到FPGA上，連接好外圍電路進(jìn)行調(diào)試，并多次檢測并記錄結(jié)果，并對實驗的結(jié)果進(jìn)行分析，最后整理并完成論文。3、進(jìn)度安排第13周：查閱相關(guān)文獻(xiàn)資料，明確研究內(nèi)容，了解研究所需光電轉(zhuǎn)換數(shù)據(jù)采集和處理系統(tǒng)在國內(nèi)外的現(xiàn)狀和研究的目的意義。確定方案，完成開題報告第45周：整理材料，編寫文獻(xiàn)綜述和開題報告第68周：熟悉光電轉(zhuǎn)換模塊，并設(shè)局電路圖和電路圖進(jìn)行設(shè)計第910周：鞏固以前學(xué)習(xí)的編程知識以及學(xué)習(xí)FPGA的相關(guān)知識第1112周：進(jìn)行Verilog HDL編程仿真。第1314周：完成并修改畢業(yè)論文。第

10、15周: 準(zhǔn)備論文答辯。4、指導(dǎo)教師意見選題有很強的實際價值，學(xué)生綜合利用所學(xué)知識，立論合理，論證充分。該題目通過學(xué)生的努力，能在規(guī)定時間完成，并達(dá)到預(yù)期的目標(biāo)。課題有一定的難度，報告研究有探索性和深度，達(dá)到本科生必要論文的要求。 指導(dǎo)教師簽名： 年 月 日注：1開題報告應(yīng)根據(jù)教師下發(fā)的畢業(yè)設(shè)計（論文）任務(wù)書，在教師的指導(dǎo)下由學(xué)生獨立撰寫，在畢業(yè)設(shè)計開始后三周內(nèi)完成。2“設(shè)計的目的及意義”至少800字，“基本內(nèi)容和技術(shù)方案”至少400字。進(jìn)度安排應(yīng)盡可能詳細(xì)。3指導(dǎo)教師意見：學(xué)生的調(diào)研是否充分？基本內(nèi)容和技術(shù)方案是否已明確？是否已經(jīng)具備開始設(shè)計（論文）的條件？能否達(dá)到預(yù)期的目標(biāo)？是否同意進(jìn)入設(shè)

11、計（論文）階段。武漢理工大學(xué)畢業(yè)設(shè)計（論文）目 錄摘 要IAbstractII1 緒論11.1 課題的研究背景及意義11.2 整體設(shè)計方案21.3 論文章節(jié)安排22 系統(tǒng)硬件設(shè)計32.1 傳感模塊32.2 模數(shù)模塊62.3 顯示模塊83 FPGA可編程邏輯器件93.1 FPGA簡介93.2 FPGA基本內(nèi)部構(gòu)造及功能分析93.3 FPGA中I2C協(xié)議的實現(xiàn)124 系統(tǒng)中FPGA的設(shè)計及實現(xiàn)144.1 FPGA的通用設(shè)計過程144.2 FPGA設(shè)計145 總結(jié)23參考文獻(xiàn)25致 謝26摘 要本文借助FPGA對光電數(shù)據(jù)進(jìn)行采集和處理，通過對光電轉(zhuǎn)換后的電信號進(jìn)行模數(shù)轉(zhuǎn)換，得到我們能夠數(shù)值化處理的數(shù)

12、字信號，利用FPGA來進(jìn)行I2C協(xié)議的編寫，使具有I2C協(xié)議的一些邏輯器件能夠使用，使我們能夠更加了解FPGA的集成化處理的優(yōu)勢，所得到的結(jié)果對于利用FPGA來進(jìn)行數(shù)據(jù)采集和處理具有很重要指導(dǎo)意義。論文的主要工作是利用Veilog語言編寫I2C協(xié)議，并通過I2C協(xié)議對其他芯片進(jìn)行控制，最終實現(xiàn)我們需要的光纖溫度采集和處理如何更加精確的顯示溫度值。研究結(jié)果表明，F(xiàn)PGA配合I2C協(xié)議使器件的集成性更加高，處理速度高，在可移植性方面的優(yōu)勢能夠很好體現(xiàn)出來。本文的特色在于利用FPGA的可精準(zhǔn)控制時間，從而達(dá)到很準(zhǔn)確的控制I2C協(xié)議實現(xiàn)通信。關(guān)鍵詞：FPGA；I2C協(xié)議；光電數(shù)據(jù)轉(zhuǎn)換25Abstrac

13、tWith the FPGA to acquisition and processing of optoelectronic data, through as the photoelectric conversion signals to do the analog to digital conversion, we can get numerical digital signals which can be processed, use of FPGA to the programmable of I2C protocol, so that some logic devices with I

14、2C protocol can be used, so that we can better understand the advantages of the integration of FPGA processing, the results obtained for the use of FPGA for data acquisition and processing has very important significance. The main work of this paper is the use of Veilog language to program I2C proto

15、col and through I2C protocol to control of other chips, and ultimately to realize collecting and processing the fiber temperature we needed and how to more accurately display the temperature value. The results show that, FPGA with I2C protocol can make devices higher integration, higher processing s

16、peed, the advantage in portability can be well reflected. The feature of this paper is using FPGA to control time precisely, so as to achieve very accurate control of I2C protocol to realize communication.Keywords: FPGA; I2C protocol; optical data conversion 1 緒論隨著科學(xué)的飛速發(fā)展，人們對很多東西的要求越來越高，在生活當(dāng)中，很多電子產(chǎn)品

17、都向著集成化的方向發(fā)展，F(xiàn)PGA的使用就是一個熱門的課題。1.1 課題的研究背景及意義光電轉(zhuǎn)換過程的原理是光子將能量傳遞給電子使其運動從而形成電流。這一接口接口即可過程有兩種解決途徑，最常見的一種是使用以硅為主要材料的固體裝置，另一種則是使用光敏染料分子來捕獲光子的能量。染料分子吸收光子能量后將使半導(dǎo)體中的帶負(fù)電的電子和帶正電的空穴分離。數(shù)據(jù)采集系統(tǒng)是計算機、智能儀器與外界物理世界聯(lián)系的橋梁，是獲取信息的重要途徑。數(shù)據(jù)采集的任務(wù)，具體地說，就是采集傳感器輸出的模擬信號并轉(zhuǎn)換為FPGA能識別的數(shù)字信號，然后送入FPGA或相應(yīng)的信號處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計算和處理，得出所需要的數(shù)據(jù)。與此

18、同時，將FPGA得到的數(shù)據(jù)進(jìn)行顯示或打印，以便實現(xiàn)對某些物理量的監(jiān)視，其中的一部分?jǐn)?shù)據(jù)還將被控制生產(chǎn)過程中的FPGA控制系統(tǒng)用來控制某些物理量。數(shù)據(jù)采集系統(tǒng)由以下幾個部分組成：數(shù)據(jù)采集、數(shù)據(jù)傳輸、數(shù)據(jù)存儲、數(shù)據(jù)處理、分析和顯示等。數(shù)據(jù)采集幾乎無孔不入，它已滲透到了地質(zhì)、醫(yī)藥器械、雷達(dá)、通訊、遙感遙測等各個領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。數(shù)據(jù)采集器的研制在國外已經(jīng)相當(dāng)成熟，而且數(shù)據(jù)采集器的種類也不斷增多，性能越來越好，功能越來越強大。比如美國FLUKE公司的262XA系列數(shù)據(jù)采集器是一種小型、便攜、操作簡單、使用靈活的數(shù)據(jù)采集器，他可以單獨使用，也可以和計算機連接使用。它具有多種測量

19、功能，多種數(shù)據(jù)存儲方式和多種控制方式。262XA共有21路模擬輸入通道，它可以直接測量電壓、電流、溫度、頻率和電阻等，8路數(shù)字輸入/輸出可以用于數(shù)字信號的處理，另外4路可以用于報警輸入。當(dāng)某個模擬通道的輸入信號超過設(shè)定報警限，在對應(yīng)的I/O口就輸出一個低電平，每個模擬通道可以設(shè)置兩個報警限。262XA系列有兩種掃描速度：4通道/秒（慢），17通道/秒（快）。儀器可以使用90.264V交流電直接供電，也可以使用9-16V直流供電。就直流電源還可以同時使用，斷電時可以自動切換至直流。RS232借口為標(biāo)準(zhǔn)配置，可以用于向計算機傳輸數(shù)據(jù)和控制。采集的數(shù)據(jù)可隨時通過接口打印，也可將數(shù)據(jù)用RS232接口傳

20、至計算機。記錄的數(shù)據(jù)包括：通道號、測量值、時間、報警狀態(tài)、累加計數(shù)等。數(shù)據(jù)格式與LOTUS、Excel相兼容1。在國內(nèi)，由于數(shù)據(jù)采集及技術(shù)不斷發(fā)展，市場上出現(xiàn)了各種新型的數(shù)據(jù)采集器。北京測振儀器廠研制的HZ-9609數(shù)據(jù)采集/震動分析儀，它采用中文顯示，直觀醒目，操作簡單。因此國外的數(shù)據(jù)采集技術(shù)比較發(fā)達(dá)，但是成本高，國內(nèi)的數(shù)據(jù)采集系統(tǒng)的精度不夠，一般只有2%，為此需要設(shè)計一個精度高成本低的數(shù)據(jù)采集系統(tǒng)。1.2 整體設(shè)計方案提出系統(tǒng)整體設(shè)計方案，其系統(tǒng)框圖如圖1. 1所示。傳感器模塊模數(shù)轉(zhuǎn)換模塊顯示模塊FPGA中心控制模塊圖1-1 整體設(shè)計方案整個系統(tǒng)由傳感器模塊、模數(shù)轉(zhuǎn)換模塊、FPGA中心控制

21、模塊、顯示模塊電路組成。傳感器模塊是由DAC8571，LD,PIN管構(gòu)成，形成一個能檢測溫度等信息的光電轉(zhuǎn)換系統(tǒng)。模數(shù)轉(zhuǎn)換模塊由ADS1115構(gòu)成，由于傳感器獲得信號是模擬信號，需要轉(zhuǎn)換成數(shù)字信號就能夠?qū)ζ溥M(jìn)行具體數(shù)值的處理。FPGA中心控制模塊由FPGA及其外圍電路組成。FPGA是控制模塊的核心部分。主要完成A/D轉(zhuǎn)換器的時鐘選取、I2C協(xié)議的編寫以及驅(qū)動傳感器，ADS1115， DAC8571。以及使獲得的數(shù)據(jù)能夠在顯示部分能夠顯示出來。顯示模塊用于顯示此次設(shè)計中數(shù)據(jù)采集和處理的結(jié)果能夠以一個可以讓人看到的方式接收到。1.3 論文章節(jié)安排論文首先從硬件系統(tǒng)的設(shè)計入手，先把光電數(shù)據(jù)采集和處理

22、的硬件部分搭建起來，然后利用I2C協(xié)議對硬件中的各個器件進(jìn)行程序的編寫，最后對論文工作進(jìn)行總結(jié)分析一下。2 系統(tǒng)硬件設(shè)計上面提到這個設(shè)計總共包括三個部分：第一個是傳感模塊，第二個是模數(shù)轉(zhuǎn)換模塊，第三個是顯示。在這些設(shè)計中我們會提到一些部分選擇的原因然后再根據(jù)這些硬件來講述怎么用FPGA來驅(qū)動和處理整個系統(tǒng)的數(shù)據(jù)。2.1 傳感模塊傳感模塊包括三個主要的部分，一個是光源LD，GE薄膜，PIN管。以下就對這三個部分做簡要的介紹。2.1.1 光源器件在這次設(shè)計實驗之中我們選擇LD，相對于LED而言他有許多的優(yōu)點。第一，發(fā)光譜線窄；第二，與光纖的耦合效率高；第三，它是閾值器件；而光源的驅(qū)動是電流驅(qū)動的，

23、我們就用DAC8571先進(jìn)行電壓控制，通過MAX4238對電壓進(jìn)行放大，然后通過三極管使電壓信號能夠變成電流信號，從而能夠驅(qū)動LD，使我們能夠得到比較穩(wěn)定的光源。在這個部分我們要用到的DAC8571實現(xiàn)方案圖如下：圖2-1 DAC8571驅(qū)動電路此為我們在放大部分用到了MAX4238，對從DAC8571獲得的電壓信號進(jìn)行放大;圖2-2 MAX4238電路最后把電壓信號轉(zhuǎn)換成電流源來控制LD，其電路圖如下：圖2-3 LD電源驅(qū)動電路圖以上三個部分僅僅只是完成了對光源信號的處理，然而需要對光電數(shù)據(jù)進(jìn)行處理，因此需要把外界的溫度或者其他的信號轉(zhuǎn)化成我們需要的電信號。在此我們使用XX老師的GE薄膜的光

24、纖傳感器來進(jìn)行設(shè)計。GE薄膜的一些參數(shù)特性：它的折射率和吸收率能夠溫度具有一定關(guān)系，根據(jù)這個關(guān)系我們能夠把它和溫度之間建立一個對應(yīng)的關(guān)系，然后根絕這個關(guān)系能夠比較準(zhǔn)確的設(shè)計出溫度和接收到的光信號的關(guān)系。由此可以得出溫度值。其對應(yīng)關(guān)系如下：圖2-4 反射率和溫度之間關(guān)系圖2-5 Ge薄膜的厚度不同反射率的差異根據(jù)上面兩個圖可以從兩個方面來理解光纖溫度傳感大體上是線性的但是在小的地方，大體的找出溫度的變化，然后再根據(jù)薄膜厚度的通具體的找出溫度的變化和反射率的關(guān)系，通過定標(biāo)實驗徹底的找出給出一個對應(yīng)的關(guān)系，這樣就能夠得到一個比較準(zhǔn)確的溫度2。在光電接收模塊可以選擇不同的器件，首先來說說光電器件接收的

25、原理：光電接收的器件是根據(jù)光電效應(yīng)來獲得的，首先我們先來了解一下光電效應(yīng)，光電效應(yīng)可以分為內(nèi)光電效應(yīng)和外光電效應(yīng)，內(nèi)光電效應(yīng)可以分為光電導(dǎo)效應(yīng)和光生伏特效應(yīng)。內(nèi)光電效應(yīng)：被光激發(fā)所產(chǎn)生的載流子（自由電子或空穴）仍在物質(zhì)內(nèi)部運動，使物質(zhì)的電導(dǎo)率發(fā)生變化或產(chǎn)生光生伏特的現(xiàn)象。外光電效應(yīng)：被光激發(fā)產(chǎn)生的電子溢出物質(zhì)表面，形成真空中的電子的現(xiàn)象。光電導(dǎo)效應(yīng)：某些物質(zhì)吸收光子的能量產(chǎn)生本征吸收或雜質(zhì)吸收從而改變物質(zhì)電導(dǎo)率額現(xiàn)象。光生伏特效應(yīng)：當(dāng)入射輻射作用在半導(dǎo)體PN結(jié)上產(chǎn)生本征吸收時，價帶中的光生空穴與導(dǎo)帶中的光生電子在PN結(jié)內(nèi)建電場的作用下分開，形成光生伏特電壓或光生電流。根據(jù)內(nèi)光點效應(yīng)我們可以得到

26、光電導(dǎo)器件和光生伏特器件。在光電導(dǎo)器件中常見的是光敏電阻，在光生伏特器件中比較常見的是硅光電二極管，PIN型光電二極管和APD雪崩二極管。光敏電阻的優(yōu)缺點：1)優(yōu)點：其光譜響應(yīng)范圍相當(dāng)寬；工作電流大；所測剛強范圍寬，既可測光強，也可測弱光；靈敏度高，光電導(dǎo)增益大于1；偏置電壓低，無極性之分，使用方便。2）缺點：在強光照射下光電轉(zhuǎn)換線性交差；光電弛豫過程較長；頻率響應(yīng)很低。硅光電二極管的優(yōu)缺點：響應(yīng)頻率低，容易受溫度的影響，精度低。PIN型光電二極管：響應(yīng)頻率高，可高達(dá)10GHZ，響應(yīng)速度快，供電電壓低，工作十分穩(wěn)定。APD雪崩二極管：靈敏度高，響應(yīng)快，但雪崩二極管需要上百伏的工作電壓，而且性能

27、和入射光功率有關(guān)，當(dāng)入射光功率大時，增益引起的噪聲大，帶來電流失真3。通過以上的對比我們選擇了PIN型光電二極管，由于其響應(yīng)頻率很高，速度快又比較容易實現(xiàn)。所以其對應(yīng)的電路圖是：圖2-6 PIN光電二極管的電路圖及其放大電路至此講解了傳感器的三個模塊：DAC8571，LD，Ge薄膜，PIN光電二極管，以及一些用于電路信號放大的電路圖。通過這三個模塊就能夠得到我們想要的信號外界一些參量的電信號。然而FPGA不能夠識別模擬信號所以需要把電信號轉(zhuǎn)化成數(shù)字信號。因此需要一個模數(shù)轉(zhuǎn)換器。2.2 模數(shù)模塊模數(shù)轉(zhuǎn)換器有許多種，一種經(jīng)濟(jì)節(jié)約型，例如ADC0809，另一種是高精度型，例如ADS1115。下面就這

28、兩種類型的模數(shù)轉(zhuǎn)換器做一下對比。2.1.1 ADC0809這是大家在大學(xué)期間第一個學(xué)到的ADC器件，所以就首先來談?wù)撘幌滤奶攸c。ADC0809是8位的逼近式A/D轉(zhuǎn)換器，其內(nèi)部有一個8通道的多路開關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通8路模擬輸入信號中的一個進(jìn)行A/D轉(zhuǎn)換，是目前國內(nèi)應(yīng)用最廣泛的8位通用A/D芯片4。他的一些主要特性如下：1）8路輸入通道，8位A/D轉(zhuǎn)換器，即分辨率為8位。 2）具有轉(zhuǎn)換起?？刂贫?。 3）轉(zhuǎn)換時間為100s(時鐘為640kHz時)，130s（時鐘為500kHz時）。 4）單個+5V電源供電 。5）模擬輸入電壓范圍0+5V，不需零點和滿刻度校準(zhǔn)。 6）工作

29、溫度范圍為-40+85攝氏度 。7）低功耗，約15mW。2.1.2 ADS1115ADS1115是業(yè)內(nèi)尺寸最小的16位ADC，ADS1115在節(jié)省空間方面擁有無可比擬的優(yōu)勢，它增加了產(chǎn)品的可集成性。而且它是專為實現(xiàn)精密、高功效且簡便的系統(tǒng)設(shè)計的，ADS1115能夠以高達(dá)860SPS的可編程數(shù)據(jù)數(shù)率執(zhí)行轉(zhuǎn)換，電流消耗僅為150µA（典型值），工作電壓低至2V5。它的主要特性如下：1）QFN (RUG) 封裝：2.0 x 1.5 x 0.4mm2）數(shù)據(jù)數(shù)率：8 860SPS3）電源電流：150µA（典型值）4）電源電壓：2.0V 5.5V5）片上集成：6)振蕩器和低漂移基準(zhǔn)7)

30、偏移電壓：100µV8）擴(kuò)展溫度范圍：-40°C 至 +125°C 由上面兩種ADC0809和ADS1115的一些特性的了解我們可以知道，我們這個設(shè)計應(yīng)該選擇ADS1115。有如下幾個主要的原因：1）它是16位的ADC，所以它的精度會更加高。ADC0809的精度是8位。2）它是I2C器件，可以通過I2C協(xié)議來實現(xiàn)驅(qū)動，方便集成處理；3）它使用的溫度范圍是-40°C 至 +125°C；而ADC0809只能在-40°C 至 +80°C4）在實驗的時候我們要盡量的獲得更加精確實驗數(shù)據(jù)才能夠更好的減少批量生產(chǎn)的價格。因為這是實驗可以

31、選擇比較貴而且比較好的ADC，如果到了實際的使用之中就要根據(jù)實際的應(yīng)用環(huán)境來選擇我們需要的器件，以達(dá)到我們對特殊環(huán)境的要求。至此選擇出了模數(shù)轉(zhuǎn)換器是ADS1115。然后對其進(jìn)行電路圖的設(shè)計如下：圖2-7 ADS1115的電路圖設(shè)計2.3 顯示模塊顯示模塊在FPGA的開發(fā)板自帶了，基于方便考慮所以我們就直接選用FPGA上面的LCD1602。所以方便使用和集成。除此之外，它還有一些其他的優(yōu)點：1）顯示質(zhì)量高由于液晶顯示器每一個點在收到信號后就一直保持那種色彩和亮度，恒定發(fā)光，而不像陰極射線管顯示器（CRT）那樣需要不斷刷新新亮點。因此，液晶顯示器畫質(zhì)高且不會閃爍。2）數(shù)字式接口液晶顯示器都是數(shù)字式

32、的，和FPGA系統(tǒng)的接口更加簡單可靠，操作更加方便。3）體積小、重量輕液晶顯示器通過顯示屏上的電極控制液晶分子狀態(tài)來達(dá)到顯示的目的，在重量上比相同顯示面積的傳統(tǒng)顯示器要輕得多。4）功耗低相對而言，液晶顯示器的功耗主要消耗在其內(nèi)部的電極和驅(qū)動IC上，因而耗電量比其它顯示器要少得多6-7。3 FPGA可編程邏輯器件在本設(shè)計中的主要的重點就是FPGA，需要用它來驅(qū)動ADS1115和DAC8571，雖然用它實現(xiàn)的功能不是很多，用它實現(xiàn)的功能一個是I2C協(xié)議中的讀信號，另外一個是I2C協(xié)議中的寫信號，但是由于FPGA芯片的可復(fù)制性比較高，它運行程序可以并行運行，所以如果需要再用多加個模塊的時候，就可以直

33、接加到FPGA芯片之中，這樣就可以增加系統(tǒng)的集成性和可操作性。從而大大簡化了電路板的復(fù)雜程度。下面介紹一下他的結(jié)構(gòu)、特點以及設(shè)計方法。3.1 FPGA簡介在可編程邏輯器件芯片內(nèi)部，按一定的排列方式集成了大量的門和觸發(fā)器等基本邏輯元件。使用者可利用特定的計算機開發(fā)工具（軟件包和硬件電路、編程電纜）對其進(jìn)行加工，即按設(shè)計要求將這些芯片內(nèi)部的元件連接起來（此過程稱為編程或設(shè)置），使之實現(xiàn)完成某個數(shù)字邏輯電路或系統(tǒng)的功能，成為一個可在實際電子系統(tǒng)中使用的專用集成電路（ASIC）隨著集成電路工藝的日臻完善，集成度急劇攀升，功能日益強大?？删幊踢壿嬈骷V闊的應(yīng)用前景備受業(yè)內(nèi)人士的矚目。由于其內(nèi)部結(jié)構(gòu)的不同

34、，目前應(yīng)用較廣泛的有CPLD和FPGA。 目前，很多學(xué)校和公司都開發(fā)了可編程邏輯器件實驗板，這些實驗板上采用了如下幾個公司的產(chǎn)品：Xilinx 公司，主要產(chǎn)品為FPGA和CPLD，目前各學(xué)校和公司制做實驗板的常用芯片為FPGA 4000系列，Spartan XCS05和XC95108系列CPLD。Lattice 公司 該公司已經(jīng)和AMD公司合并，該公司生產(chǎn)GAL和CPLD產(chǎn)品，目前各學(xué)校和各公司制作實驗板的常用芯片為ISP1016和可編程開關(guān)GDS14.。AMD 公司，該公司生產(chǎn)MACH系列產(chǎn)品，常用芯片為MACH4-128和MACH211SP-15JC。Altera 公司，該公司生產(chǎn)FPGA

35、和EPLD，常用芯片為EPLD7000系列產(chǎn)品7128和FPGA10K系列產(chǎn)品10K10Lattice公司介紹：Lattice是ISP（在線可編程）技術(shù)的發(fā)明者，ISP技術(shù)極大的促進(jìn)了PLD產(chǎn)品的發(fā)展，80年代和90年代初是其黃金時期，但很快被Xilinx，Altera超過。與ALTERA和XILINX相比，其開發(fā)工具比略遜一籌。中小規(guī)模PLD比較有特色，種類齊全。99年收購Vantis（原AMD子公司）,2001年收購Lucent微電子的FPGA部門，是世界第三大可編程邏輯器件供應(yīng)商。目前Lattice公司在上海設(shè)有研發(fā)部門8。3.2 FPGA基本內(nèi)部構(gòu)造及功能分析FPGA是可編程邏輯器件，

36、屬于特殊ASIC芯片的一類，是在PAL、 GAL等可編程邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL等相比較:FPGA的規(guī)模比較大，適合于時序、組合邏輯等電路應(yīng)用場合，可以替代幾十塊甚至上百塊通用分立IC芯片，盡管FPGA以及其它類型的PLD器件的結(jié)構(gòu)各有其特點和處，但是概括起來它都是由三大部分組成的: 1）一個二維的邏輯塊陣列，構(gòu)成CPLD器件的邏輯組成核心。2）輸入/輸出模塊。3）連接邏輯塊的互聯(lián)資源，連線資源由各種長度的線段組成，也包括用于連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關(guān)。圖 3-1 FPGA內(nèi)部結(jié)構(gòu)圖同樣，還有一個時鐘電路用于驅(qū)動時鐘信號到每一個邏輯模塊中的每一

37、個觸發(fā)器。另外，還可能有額外的邏輯資源，像ALU、存儲器和譯碼器9。3.2.1 可編程邏輯塊陣列可配置邏輯模塊（CLB）包含了FPGA的可編程邏輯。典型的CLB，它包含了用于任意組合邏輯函數(shù)的RAM；還包含了用于鐘控存儲單元的觸發(fā)器和多路選擇器，這樣就便于在模塊中為邏輯電路布線以及模塊內(nèi)部的邏輯電路與外部資源之間的布線連接。這些多路選擇器還允許極性的選擇、復(fù)位輸入和清除輸入選擇。注意，邏輯輸出不需要通過觸發(fā)器。設(shè)計者可以利用一個CLB產(chǎn)生簡單的組合邏輯。正因為如此，多個CLB能夠，而且經(jīng)常被連接在一起，以實現(xiàn)復(fù)雜的布爾邏輯。FPGA的這種優(yōu)于CPLD的優(yōu)點，意味著設(shè)計者能夠用幾個CLB串聯(lián)在一

38、起來實現(xiàn)非常復(fù)雜的邏輯。不幸的是，在一個FPGA中傳遞時是全部延時的總量。因此這個優(yōu)點也導(dǎo)致了所做的設(shè)計在速度方面的全面下降10。3.2.2 可編程輸入/輸出塊可配置I/O模塊適用于將信號傳送到芯片上，然后再將信號傳出芯片。輸出緩沖器B1有可編程的控制器，它們可以是緩沖器成為三態(tài)或集電極開路狀態(tài)，并且可控制緩沖器的輸出擺率。這些控制端允許FPGA輸出到大多數(shù)標(biāo)準(zhǔn)的TTL或CMOS器件。輸入緩沖器B2能夠被編程為不同的輸出閾值電壓。典型的閾值電壓為TTL或CMOS電平，以便于和TTL或CMOS器件相接口。在每一個引腳上的輸入和輸出緩沖器的組合以 及它們的可編程性，意味著每一個I/O模塊都可以被用

39、于一個輸入信號、一個輸出信號或者一個雙向信號。3.2.3 互連資源FPGA的互連電路與CPLD的完全不同，但它卻非常類似于一個門陣列ASIC的互連電路。圖9示出了互連資源的可配置邏輯模塊（CLB）結(jié)構(gòu)。每一個CLB都被連接到與它緊挨著的其他CLB上，如圖中左上角所示CLB。這些連線有時被稱作短線（注意，為簡單起見，圖中只畫出了左上角CLB的連線，實際上，所有四個CLB都有連線分別與最靠近它們的其他CLB相連。這些連線使得那些因過于復(fù)雜而無法裝入某個單一CLB的邏輯能夠被分開裝入多個CLB）。圖3-2 互連資源其他的路徑資源由經(jīng)緯連線所組成。這些連線在到達(dá)開關(guān)矩陣之前經(jīng)過許多CLB。這些開關(guān)矩陣

40、允許信號從一個開關(guān)矩陣傳遞到另一個開關(guān)矩陣，再傳遞到下一個開關(guān)矩陣，最后連接到CLB。這些CLB可能彼此相互關(guān)聯(lián)，但又互相原理。這種傳遞新好方法的缺點是每一條通過某個開關(guān)矩陣的路徑都會導(dǎo)致一個顯著的延時。經(jīng)常的情況是，為了通過芯片傳遞信號，路徑的延時變得比邏輯門的延時還要大11。第三種類型的路徑資源是長線，設(shè)計者可以用它去連接某些條件苛刻的CLB，即這些CLB在芯片上的物理位置彼此相連“甚遠(yuǎn)”，而它們之間的連接又不會產(chǎn)生太大的延時。這些長線通常是從一個CLB模塊的末端一直通向另一個CLB模塊，而中間并不與某個開關(guān)矩陣相連。對于條件苛刻的路徑邏輯，長線確保不會產(chǎn)生顯著的延時。長線還可以在芯片當(dāng)中

41、被用作總線。3.2.4 時鐘電路特殊的I/O模塊被分布在芯片的周圍。它具有特殊的高驅(qū)動能力的時鐘緩沖器時鐘驅(qū)動器。這些緩沖器被連接到芯片的時鐘輸入引腳，它們驅(qū)動時鐘信號到全局時鐘線上。這些全局時鐘線以一種被稱之為時鐘樹的結(jié)構(gòu)形式遍布整個器件。這些時鐘顯示為了較小的時鐘上升時間和快速的時鐘傳播時間而設(shè)計的，正如以后要討論的那樣，用FPGA設(shè)計電路必須是同步的，因為利用FPGA的路徑資源不能保證信號的軍隊上升時間和延遲時間。只有當(dāng)使用從時鐘緩沖器而來的時鐘信號時，相關(guān)的延遲和上升時間才能使微小的和可預(yù)測的。3.3 FPGA中I2C協(xié)議的實現(xiàn)I2C（InterIntegrated Circuit）總

42、線是由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優(yōu)點。3.3.1I2C的性能標(biāo)準(zhǔn)I2C總線傳輸速率可以到100Kbit/s，通過使用了7位地址碼，就能支持128個設(shè)備。加強型I2C總線用了10位地址碼（能夠支持1024個設(shè)備），快速模式（400Kbit/s）和高速模式（最高有3.4Mbit/s）。I2C是多主控總線，所以任何一個設(shè)備都能像主控器一樣工作，并控制總線。總線上每一個設(shè)備都有一個獨一無二的地址，根據(jù)設(shè)備它們自己的能力，它們可以作

43、為發(fā)射器或接收器工作。多路微控制器能在同一個I2C總線上共存。只要很小的電路附件，I2C總線就能夠支持設(shè)備在不同電平下工作（例如：3.3伏和5伏），3.3.2 I2C總線的工作情況I2C總線的規(guī)范中規(guī)定了如何在兩個設(shè)備之間傳遞數(shù)據(jù)，采取的方法是總線仲裁、時鐘同步和總線的電氣特征。在一次數(shù)據(jù)傳輸中，一個設(shè)備扮演臨時主控器，開始在它和一個有單一地址設(shè)備（從控器）之間的傳輸。主控器為數(shù)據(jù)傳輸產(chǎn)生時鐘信號。規(guī)范中要求數(shù)據(jù)線（SDA，串行數(shù)據(jù)線）只有在時鐘（SCL，串行時鐘線）處于低平時才能變化。總線的一次典型工作流程如下：1）開始：信號表明傳輸開始。2）地址：主設(shè)備發(fā)送地址信息，包含7位的從設(shè)備地址和

44、1位的指示位（表明讀或者寫，即數(shù)據(jù)流的方向）。3）讀寫：主機決定此次操作是從主機讀數(shù)據(jù)到從機數(shù)據(jù)還是從從機讀取數(shù)據(jù)到主機之中。4）應(yīng)答：根據(jù)指示位，數(shù)據(jù)在主設(shè)備和從設(shè)備之間傳輸。數(shù)據(jù)一般以8位傳輸，最重要的位放在前面；具體能傳輸多少量的數(shù)據(jù)并沒有限制。接收器上用一位的ACK（回答信號）表明每一個字節(jié)都收到了。傳輸可以被終止和從新開始。5）停止：信號結(jié)束傳輸。I2C總線數(shù)據(jù)傳送時序：圖3-3 i2c總線數(shù)據(jù)傳送時序在數(shù)據(jù)傳輸?shù)臅r候我們應(yīng)該注意幾點問題：1）進(jìn)行數(shù)據(jù)傳送時，在SCL為高電平期間，SDA線上電平必須保持穩(wěn)定，只有SCL為低時，才允許SDA線上電平改變狀態(tài)。并且每個字節(jié)傳送時都是高位在

45、前。2）對于應(yīng)答信號，ACK=0時為有效應(yīng)答位，說明接收器已經(jīng)成功接收到該字節(jié)，若為1則說明接受不成功。3）如果被控器需要延遲下一個數(shù)據(jù)字節(jié)開始傳送的時間，可以通過把SCL電平拉低并保持來強制主控器進(jìn)入等待狀態(tài)。4）主控器完成一次通信后還想繼續(xù)占用總線在進(jìn)行一次通信，而又不釋放總線，就要利用重啟動信號Sr。它既作為前一次數(shù)據(jù)傳輸?shù)慕Y(jié)束，又作為后一次傳輸?shù)拈_始。5）總線沖突時，按“低電平優(yōu)先”的仲裁原則，把總線判給在數(shù)據(jù)線上先發(fā)送低電平的主器件。6）在特殊情況下，若需禁止所有發(fā)生在I2C總線上的通信，可采用封鎖或關(guān)閉總線，具體操作為掛接在總線上的任一器件將SCL鎖定在低電平即可12。4 系統(tǒng)中F

46、PGA的設(shè)計及實現(xiàn)設(shè)計需要FPGA，所以得知道一些關(guān)于FPGA設(shè)計的一些東西，所以在下面講一下關(guān)于FPGA設(shè)計方面的東西。4.1 FPGA的通用設(shè)計過程 文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件。 功能仿真：將文件調(diào)入HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確。 邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡的布爾表達(dá)式和信號的連接關(guān)系。邏輯綜合軟件會生成.edf（edif）的EDA工業(yè)標(biāo)準(zhǔn)文件。 布局布線：將.edf文件調(diào)入PLD廠家提供的軟件中進(jìn)行布線，即把設(shè)計好的邏輯安放

47、到PLD/FPGA內(nèi)。 時序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序。 編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中。4.2 FPGA設(shè)計在此次設(shè)計中的軟件部分都是由FPGA完成，本次論文的目的就是為了能夠?qū)崿F(xiàn)FPGA能夠高速運轉(zhuǎn)系統(tǒng)實現(xiàn)光電數(shù)據(jù)采集和處理，為了達(dá)到這個目的我們使用的是I2C協(xié)議，下面來介紹一下軟件設(shè)計的思路：首先對I2C協(xié)議進(jìn)行編寫，使其具有開始，讀，寫，應(yīng)答，結(jié)束的子模塊。然后用I2C協(xié)議驅(qū)動DAC8571，使光源能夠得到一個穩(wěn)定功率的光源LD，然后對ADS1115進(jìn)行驅(qū)動使其能夠開始進(jìn)行模數(shù)轉(zhuǎn)換，再把模數(shù)轉(zhuǎn)換后的數(shù)字信號傳輸給FPGA，通過在FP

48、GA中設(shè)置一個查表模塊，使得到的一個比較穩(wěn)定的溫度值，然后再通過LCD1602顯示出來。從而達(dá)到實現(xiàn)光電數(shù)據(jù)采集和處理的功能。4.2.1 I2C協(xié)議設(shè)計由于上面介紹的I2C協(xié)議我們可以看到，I2C協(xié)議包括起始，讀，寫，應(yīng)答，停止五個狀態(tài)，在這五個狀態(tài)中首先確定SCL時鐘信號，然后再根據(jù)SDA_link信號來控制inout型SDA信號是輸入信號還是輸出信號，最難點在于8為數(shù)據(jù)的處理怎么實現(xiàn)八位數(shù)據(jù)的處理尤為重要。然后就是狀態(tài)機的轉(zhuǎn)換問題。最后是用FPGA來驅(qū)動這三個芯片（DAC8571，ADS1115，LCD1602）完成光電轉(zhuǎn)換數(shù)據(jù)采集和處理。第一，首先FPGA中的時鐘信號是50MHz，遠(yuǎn)遠(yuǎn)不

49、能夠?qū)崿F(xiàn)I2C協(xié)議中要求的SCL時鐘線，第一步就是對FPGA所提供的時鐘信號進(jìn)行分頻處理。實現(xiàn)：reg8:0 cnt_delay;/500循環(huán)計數(shù)，產(chǎn)生iic所需要的時鐘reg scl_r;/時鐘脈沖寄存器always (posedge clk or negedge rst_n)if(!rst_n) cnt_delay <= 9'd0;else if(cnt_delay = 9'd499) cnt_delay <= 9'd0;/計數(shù)到10us為scl的周期，即100KHzelse cnt_delay <= cnt_delay+1'b1;/時鐘計

50、數(shù)end第二，根據(jù)時鐘信號我們就開始來設(shè)計開始信號如何產(chǎn)生和結(jié)束，以及傳輸過程中數(shù)據(jù)的傳輸讀寫控制還有就是主機如果來回復(fù)應(yīng)答信號的。在我們使用的I2C協(xié)議來驅(qū)動ADS1115和DAC8571時由于他們的狀態(tài)機都不止一個，我們就必須設(shè)計傳輸多個數(shù)據(jù)的狀態(tài)機。狀態(tài)機的轉(zhuǎn)化圖如下：圖4-1 I2C通信狀態(tài)機通信時具體狀態(tài)機的實現(xiàn)：1)開始信號的實現(xiàn)：START1: beginif(SCL_HIG) begin/scl為高電平期間sda_link <= 1'b1;/數(shù)據(jù)線sda為outputsda_r <= 1'b0;/拉低數(shù)據(jù)線sda，產(chǎn)生起始位信號cstate <

51、= ADD1;num <= 4'd0;/num計數(shù)清零endelse cstate <= START1; /等待scl高電平中間位置到來end2)開始信號之后我們要先選定我們想要的I2C器件是個七位的地址，然后在輸入SDA信號的讀寫信號，他是第一個數(shù)字?jǐn)?shù)據(jù)的第八位。一個Byte字節(jié)數(shù)據(jù)的傳輸方式：ADD1:beginif(SCL_LOW) beginif(num = 4'd8) beginnum <= 4'd0;/num計數(shù)清零sda_r <= 1'b1;sda_link <= 1'b0;/sda置為高阻態(tài)(input)cs

52、tate <= ACK1;endelse begincstate <= ADD1;num <= num+1'b1;case (num)4'd0: sda_r <= db_r7;4'd1: sda_r <= db_r6;4'd2: sda_r <= db_r5;4'd3: sda_r <= db_r4;4'd4: sda_r <= db_r3;4'd5: sda_r <= db_r2;4'd6: sda_r <= db_r1;4'd7: sda_r <= db

53、_r0;default: ; endcase/sda_r <= db_r4'd7-num;/送器件地址，從高位開始endend/else if(SCL_POS) db_r <= db_r6:0,1'b0;/器件地址左移1bitelse cstate <= ADD1;end3)此后我們需要編寫的是應(yīng)答信號，如果應(yīng)答則繼續(xù)發(fā)送數(shù)據(jù)，非應(yīng)答就停止發(fā)送數(shù)據(jù)。應(yīng)答信號的實現(xiàn)：ACK1:beginif(/*!sda*/SCL_NEG) begincstate <= ADD2;/從機響應(yīng)信號db_r <= BYTE_ADDR;/ 1地址endelse cstat

54、e <= ACK1;/等待從機響應(yīng)end應(yīng)答信號之后就是多個數(shù)據(jù)的傳輸以及應(yīng)答，和上面的方法相似，所以就在此不提及。4)然后就是結(jié)束信號：STOP1:beginif(SCL_LOW) beginsda_link <= 1'b1;sda_r <= 1'b0;cstate <= STOP1;endelse if(SCL_HIG) beginsda_r <= 1'b1;/scl為高時，sda產(chǎn)生上升沿（結(jié)束信號）cstate <= STOP2;endelse cstate <= STOP1;end；至此就實現(xiàn)了I2C協(xié)議中的五個重要狀

55、態(tài)機的編寫，如果要使用我們所需要的狀態(tài)機時，我們就可以用主機實現(xiàn)我們想要的I2C協(xié)議的開始，讀，寫，應(yīng)答，結(jié)束這個五個狀態(tài)。至此我們的I2C協(xié)議就是個只有SCL時鐘線和SDA數(shù)據(jù)線的黑箱盒14-15。4.2.2 DAC8571驅(qū)動設(shè)計首先我們介紹下DAC8571的引腳圖，以對DAC8571有一定的了解圖4-2 DAC8571引腳圖表4-1 DAC8571的引腳圖引腳引腳名功能1VDD提供模擬電壓輸入2VREF正極提供參考電壓3V（SENSE）模擬輸出意義4VOUT從DAC中輸出的模擬電壓5A0器件地址選擇位6SCL串行時鐘輸入7SDA輸入/輸出串行數(shù)據(jù)8GND參考接地從上面的引腳圖我們可以看到信號只要從主機發(fā)送一定的數(shù)據(jù)到從機，使從機能夠得到一個穩(wěn)定的數(shù)字信號我們就能夠?qū)崿F(xiàn)穩(wěn)定光源的作用。接下來我們討論下主機如何給從機一定的信號。I2C協(xié)議首先當(dāng)總線為空閑的時候開始也就是SDA和SCL都是高電平，主機把SDA信號拉低就可以產(chǎn)生一個開始信號。這個信號只能夠有主機產(chǎn)生。開始信號之后主機產(chǎn)生一個串行的時鐘脈沖，輸出一個數(shù)據(jù)地址ADDRESS7:0，在產(chǎn)生一個