兩級CMOS運算放大器的設計與spectrum仿真

1、LAB2 兩級CMOS運算放大器的設計 圖 1兩級CMOS運算放大器一：基本目標：參照CMOS模擬集成電路設計第二版p223.例6.3-1設計一個CMOS兩級放大器，滿足以下指標： 相位裕度：為什么要使用兩級放大器，兩級放大器的優(yōu)點：單級放大器輸出對管產生的小信號電流直接流過輸出阻抗，因此單級電路增益被抑制在輸出對管的跨導與輸出阻抗的乘積。在單級放大器中，增益是與輸出擺幅是相矛盾的。要想得到大的增益我們可以采用共源共柵結構來極大地提高輸出阻抗的值，但是共源共柵結構中堆疊的MOS管不可避免地減少了輸出電壓的范圍。因為多一層管子就要至少多增加一個管子的過驅動電壓。這樣在共源共柵結構的增益與輸出電壓

2、范圍相矛盾。為了緩解這種矛盾引進了兩級運放，在兩極運放中將這兩點各在不同級實現(xiàn)。如本文討論的兩級運放，大的增益靠第一級與第二級相級聯(lián)而組成，而大的輸出電壓范圍靠第二級這個共源放大器來獲得。典型的無緩沖CMOS運算放大器特性邊界條件要求工藝規(guī)范見表2、3電源電壓電源電流100a工作溫度范圍070°特性要求增益增益帶寬5MHz建立時間擺率ICMRCMRR60dBPSRR60dB輸出擺幅輸出電阻無，僅用于容性負載失調噪聲100(1kHz時)版圖面積5000表1 典型的無緩沖CMOS運算放大器特性二：兩級放大電路的電路分析：圖1中有多個電流鏡結構，M5,M8組成電流鏡，流過M1的電流與流過M

3、2電流，同時M3，M4組成電流鏡結構，如果M3和M4管對稱，那么相同的結構使得在x，y兩點的電壓在Vin的共模輸入范圍內不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。圖1所示，Cc為引入的米勒補償電容。表2 0.5工藝庫提供的模型參數 CSMC 0.5um Double Poly Mix CMOS process model工藝參數NMOS0.70161.28E-8404.257PMOS-0.95081.24E-8219.5單位表3 一些常用的物理常數常數符號常數描述值單位室溫下自由空間介電常數二氧化硅的介電常數利用表2、表3中的參數計算得到第一級差分放大器的電壓增益為： （

4、1）第二極共源放大器的電壓增益為 （2）所以二級放大器的總的電壓增益為 （3） 相位裕量有要求60°的相位裕量，假設RHP零點高于10GB以上所以 即 由于要求的相位裕量，所以可得到=2.2pF因此由補償電容最小值2.2pF，為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮共模輸入范圍：在最大輸入情況下，考慮M1處在飽和區(qū)，有 （4）在最小輸入情況下，考慮M5處在飽和區(qū)，有 （5）而電路的一些基本指標有 （6）GB是單位增益帶寬P1是3DB帶寬GB= （7） （8） （9）CMR: 正的CMR (10) 負的CMR (12)由電路的壓擺率得到=(3*10-12)()10*106)=

5、30A(為了一定的裕度，我們取。)則可以得到，下面用ICMR的要求計算(W/L)311/1所以有=11/1由，GB=5MHz，我們可以得到即可以得到 用負ICMR公式計算由式（12）我們可以得到下式如果的值小于100mv，可能要求相當大的，如果小于0，則ICMR的設計要求則可能太過苛刻，因此，我們可以減小或者增大來解決這個問題，我們?yōu)榱肆粢欢ǖ挠喽任覀兊扔?1.1V為下限值進行計算則可以得到的進而推出即有為了得到60°的相位裕量，的值近似起碼是輸入級跨導的10倍（allen書p.211例6.2-1），我們設，為了達到第一級電流鏡負載（M3和M4）的正確鏡像，要求，圖中x，y點電位相同

6、我們可以得到進而由我們可以得到直流電流同樣由電流鏡原理，我們可以得到三：指標的仿真和測量電路基本元件的spice網表.lib'c:synopsysh05mixddst02v231.lib' ttm1 x vin vn vss mn w=2u l=1um2 y vin vn vss mn w=2u l=1um3 x x vdd vdd mp w=11u l=1um4 y x vdd vdd mp w=11u l=1um5 vn 3 vss vss mn w=11u l=1um6 vout y vdd vdd mp w=64u l=1um7 vout 3 vss vss mn w=

7、32u l=1um8 3 3 vss vss mn w=11u l=1uIref vdd 3 40uVdd vdd 0 dc 2.5 Vss vss 0 dc -2.5Vin vin 0 dc 0.end1、DC分析圖2 VOUT、M5管電流、M7管電流、Vx與Vy與輸入共模電壓變化的關系1.1 Vss<vin<Vth+VssM1,M2,M3,M4工作在截止區(qū)。由于管子寬長比的設定而使得M1,M2,M3,M4都工作截止區(qū)時V（x），V（y）點的的電壓大約在1.95v左右，因此M6的Vsg小于其閾值電壓，M6處于截止狀態(tài)。此時M5,M7的Vgs相等為定值，即為M8與電流源內阻的分壓，

8、且大于其閾值電壓，故M5,M6管子應當處于飽和或者線性區(qū)，而此時Vss的電流接近40u，即接近Iref，所以M5，M7管子電流接近0，因此我們可以得到M5,M7管都處于線性區(qū)。1.2 Vin> Vth+VssM3，M4工作在飽和區(qū)。而由于此時電流不是很大，導致不是很大，這樣導致Vx的電壓還是比較高，所以M1，M2工作在飽和區(qū)。M5由于這個時候的電流不很大，仍然工作在線性區(qū)。即這時M1,M2,M3,M4都工作在飽和區(qū)，M5工作在線性區(qū). M6會隨著Vx電壓的下降而導通。而剛開始導通時，Vout的比較小(這是由于M7管此時仍然處于線性區(qū)，較小)，比較大而使得M6管工作在飽和區(qū)。隨著Vin的進

9、一步的增大，M5的電流增大，M5的漏極電壓也隨著增大，最后一直到M1,M2,M3,M4，M5都工作在了飽和區(qū)。而此時Vy的電壓變得恒定了。2、測量輸入共模范圍運算放大器常采用如圖3所示的單位增益結構來仿真運放的輸入共模電壓范圍，即把運放的輸出端和反相輸入端相連，同相輸入端加直流掃描電壓，從負電源掃描到正電源。得到的仿真結果如圖3所示（利用MOS管的GD極性相反來判斷放大器的同相端與反相端）圖3 測量共模輸入范圍的原理圖圖4 測量共模輸入范圍的電路圖 圖5 運放的輸入共模電壓范圍從圖中可以得到輸入共模范圍滿足設計指標(-1V2V)3、測量輸出電壓范圍在單位增益結構中，傳輸曲線的線性收到ICMR限

10、制。若采用高增益結構，傳輸曲線的線性部分與放大器輸出電壓擺幅一致，圖6為反相增益為10的結構，通過RL的電流會對輸出電壓擺幅產生很大的影響，要注意對其的選取，這里我們選取RL=50K，R=60K.圖8為輸出電壓范圍圖6 測量輸出電壓范圍的原理圖圖7 測量輸出電壓范圍的電路圖圖8 輸出電壓的范圍可以看出輸出電壓擺率大概在-2V2V之間，基本滿足要求4、測量增益與相位裕度相位裕度是電路設計中的一個非常重要的指標，用于衡量負反饋系統(tǒng)的穩(wěn)定性，并能用來預測閉環(huán)系統(tǒng)階躍響應的過沖，定義為：運放增益的相位在增益交點頻率時（增益幅值等1的頻率點為增益交點），與-180°相位的差值。圖9 測量增益與

11、相位裕度的原理圖（a）（b）圖10 運放的交流小信號分析從圖中看出，相位裕度63°，增益66dB，增益指標未達到，單位增益帶寬僅有4GB左右5、電路存在的問題與解決1、共模輸入范圍的下限可以進一步提高。這時我們觀察計算過程發(fā)現(xiàn)它主要由M5管來確定。為了能夠使范圍下限更小，我們加大M5管寬長比，以降低M5管的飽和電壓 ，這樣M7和M8的寬長比也要按比例往上調。當（W/L=50/1）可以實現(xiàn)指標。此時、 。這樣輸入共模范圍指標就提高了。2、并不足夠大，需要加大M6管的寬長比來實現(xiàn)。以保證能夠盡可能的大于，從而實現(xiàn)良好的相位裕度?？梢酝ㄟ^加大M7管來加大電流以達到增加的目的。當然，也可以增

12、加M6管的寬長比來實現(xiàn)。同時單位增益帶寬過低，可以通過提高來實現(xiàn)提高GB值，但是注意給帶來的負面影響。3、增益不夠大，只有66dB多點。關于這一點，根據表達式，我們有幾種解決的方案：一種是可以加大M1和M6管來加大寬長比，以加大和；另一種，可以加大M1、M4、M6、M7中的管子的溝道長度（寬和長同比例增加），來增加各級的輸出電阻。但是同比例增加M4管寬和長要注意第三極點的位置（在x點處存在鏡像極點），寬和長的同比例增加會使得鏡像極點位置減小，這是因為管子的面積增大使得寄生電容加大。另外，我們還可以減小M7管寬長比，以減小來提高增益。需要解決的問題，我們需要加大M6的寬長比（對以上三個方面都有正

13、向作用），但是僅僅加大M6的寬長比，對于增益方面還不夠，還需要加大M1寬長比，使得增加，使得GB值的問題也得到解決。綜合以上問題的分析，我們加大M6的寬長比（1，2，3），加大M7管寬長比（3），同比例加大M1、M2、M3、M4、M6管的寬和長（3），最終我們得到：表4 運放中功率管的計算值與仿真值MOS管W/L（計算值）W/L（仿真值）M1、M2M3、M4M5、M8M6M76、修改電路后的AC分析在共模輸入電壓分別為-1V和+2V以及0V的條件下做交流小信號分析，得到低頻小信號開環(huán)電壓增益的幅頻與相頻特性曲線，如圖11圖13圖11 dc=0V時的小信號仿真，增益為80.91 dB圖12 dc

14、=2V時的小信號仿真，增益為73.12 dB圖11 dc= -1V時的小信號仿真，增益為73.21dB表5 三種共模輸入電壓下的運放小信號分析共模電壓0V2V-1V低頻增益80.9173.12 dB73.21 dBGB5.44 MHz5.681 MHz5.681 MHz相位裕度59.82°58.44°58.45°7、電源電壓抑制比測試因為在實際使用中的電源也含有紋波，在運算放大器的輸出中引入很大的噪聲，為了有效抑制電源噪聲對輸出信號的影響，需要了解電源上的噪聲是如何體現(xiàn)在運算放大器的輸出端的。把從運放輸入到輸出的差模增益除以差模輸入為0時電源紋波到輸出的增益定義為

15、運算放大器的電源抑制比，式中的vdd=0，vin=0指電壓源和輸入電壓的交流小信號為0，而不是指它們的直流電平。需要注意的是，電路仿真時，認為MOS管都是完全一致的，沒有考慮制造時MOS管的失配情況，因此仿真得到的PSRR都要比實際測量時好，因此在設計時要留有余量。 （13） 圖12 電源抑制比的原理圖 圖13 正負PSRR的測試結果我們可以計算出低頻下正電源抑制比（PSRR+）為83.24dB，負電源抑制比為（PSRR-）為83.24dB。8、運放轉換速率和建立時間分析轉換速率是指輸出端電壓變化的極限，它由所能提供的對電容充放電的最大電流決定。一般來說，擺率不受輸出級限制，而是由第一級的源/

16、漏電流容量決定。建立時間是運算放大器受到小信號激勵時輸出達到穩(wěn)定值(在預定的容差范圍內)所需的時間。較長的建立時間意味著模擬信號處理速率將降低。為了測量轉換速率和建立時間，將運算放大器輸出端與反相輸入端相連，如圖14所示，輸出端接10pF電容，同相輸入端加高、低電平分別為+2.5V和-2.5V，周期為10µs無時間延遲的方波脈沖。因為單位增益結構的反饋最大，從而導致最大的環(huán)路增益，所以能用做最壞情況測量，因此采用這種結構來測量轉換速率和建立時間。得到的仿真圖如16。由圖16可以看出，建立時間約為0.5µs，在圖中波形的上升或下降期間，由波形的斜率可以確定擺率。經計算得，上升

17、沿的轉換速率SR+為11.6 V/us，下降沿的轉換速率SR-為10.5 V/us。圖14 擺率和建立時間的測量方法圖15 測量擺率和建立時間的電路圖圖16 擺率與建立時間9、CMRR的頻率響應測量差動放大器的一個重要特性就是其對共模擾動影響的抑制能力，實際上，運算放大器既不能是完全對稱的，電流源的輸出阻抗也不可能是無窮大的，因此共模輸入的變化會引起電壓的變化，,是指共模輸出端和共模輸入端的交流小信號，而不是它們的直流偏置電壓。繪制電路圖時，無法體現(xiàn)由于制造產生的不對稱性，因此采用保留余量的方法。注意，同相反相端加入相同的小信號電壓Vcm。, (14)圖17 測試CMRR的原理圖圖17 放大器的CMRR的頻率響應曲線從圖中可以從得到電路的共模抑制比為81.5dB。在100KHz以下CMRR是相當大的?？梢钥闯觯琍SRR在高頻處開始退化，這也是兩級無緩沖運算放大器的缺點。四、總結本次課程主要講解了一個簡單二級運放設計流程，參照了ALLEN書上的例子和仿真方法。主要目的是通過對基本運放模塊的仿真分析，提高大家分析電路和使用工具軟件的能