數(shù)字電路課程設(shè)計-電子秒表的設(shè)計

1、精選優(yōu)質(zhì)文檔-傾情為你奉上 目錄1.引言1.1設(shè)計目的-21.2設(shè)計內(nèi)容-21.3設(shè)計要求-22數(shù)字電子秒表設(shè)計2.1儀器設(shè)備-32.2設(shè)計原理-32.3電路設(shè)計及仿真-33.電路的硬件驗證-104.心得體會-125.參考文獻-121.引言 1.1設(shè)計目的：（1） 掌握同步計時器74160、74161的使用方法，并理解其工作原理。（2） 掌握74160、74161進行計數(shù)器、分頻器的設(shè)計方法。（3） 掌握用三態(tài)緩沖器74244和74160,74138,7448進行動態(tài)顯示掃描電路設(shè)計的方法。（4） 掌握電子秒表的設(shè)計方法。（5） 掌握在EDA系統(tǒng)軟件MAX+plusII環(huán)境下用FPGA/CPL

2、D進行數(shù)字系統(tǒng)設(shè)計的方法，掌握該環(huán)境下功能仿真、時序仿真、管腳鎖定的芯片下載的方法。（6） 掌握用EDA硬件開發(fā)系統(tǒng)進行硬件驗證的方法。 1.2設(shè)計任務(wù)內(nèi)容：（1） 設(shè)計可控的計數(shù)器（定時器）、分頻器、按鍵去抖電路和動態(tài)掃描顯示電路；（2） 設(shè)計系統(tǒng)頂層電路；（3） 進行功能仿真和時序仿真；（4） 對仿真結(jié)果進行分析，確認仿真結(jié)果達到要求；（5） 在EDA硬件開發(fā)系統(tǒng)上進行硬件驗證與測試，確保設(shè)計電路系統(tǒng)能正確地工作。1.3設(shè)計要求（1） 計時精度不小于1/100秒；（2） 輸入時鐘：1khz；（3） 計時器最長計時時間為1小時；（4） 具有復位和啟/停開關(guān)；（5） 顯示控制：動態(tài)六位七段LE

3、D顯示，位選以三位編碼輸出。要求顯示穩(wěn)定，掃描顯示的頻率大于50hz；（6） 完成硬件驗證測試工作；2數(shù)字電子秒表設(shè)計2.1儀器設(shè)備（1）十進制計數(shù)器74LS160，十六進制計數(shù)器74LS161；（2）3-8譯碼器74138（3）BCD-七段譯碼器7448（4）三態(tài)緩沖器74244（5）各種門電路，觸發(fā)器2.2設(shè)計原理電子秒表的輸入時鐘為1KHz，將其十分頻后得到100Hz的信號作為標準信號進行計數(shù)，則技術(shù)值得分辨率為1/100秒，正好滿足系統(tǒng)的要求。計數(shù)器分為3級，第1級是一百進制計數(shù)器作1/100秒的計數(shù)，第2級是六十進制計數(shù)器作秒的計數(shù)，第3級是六十進制計數(shù)器作分的計數(shù)。電子秒表的計數(shù)受

4、控制模塊的控制，控制模塊接收“起/停”按鍵則停止輸入，當停止計數(shù)時，接收到“起/?！辨I是一個反復鍵。為了保證系統(tǒng)操作的可靠性，還設(shè)計了一個按鍵去抖動電路。2.3 電路設(shè)計及仿真下圖為電子秒表的頂層邏輯圖，它由一個按鍵去抖電路keyin，一個控制器ctrl，一個時鐘產(chǎn)生電路clkgen，一個計時電路cntblk，一個50000分頻電路div_50000和顯示譯碼電路disp組成。按鍵去抖電路按鍵去抖電路keyin如圖所示。任何按鍵在觸點接觸和斷開的瞬間都會產(chǎn)生機械抖動，如果不進行處理，每一次按鍵有可能產(chǎn)生若干次的響應(yīng)，一般抖動的時間小于20ms。Keyin模塊能完成對輸入信號的去抖動處理，它利用

5、兩個串接的邊沿D觸發(fā)器來消除高頻的抖動，當在CLK端輸入一個頻率為25Hz的方波信號時，其輸出信號就能得到寬度固定為20ms的單脈沖信號。 下圖為它的仿真波形圖。從圖中可見，存在于輸入信號上的抖動被完全的消除了。控制器電路控制器ctrl模塊如上圖所示。它在“啟/?！毙盘朣T_ST和復位信號CLR的作用下完成對計數(shù)使能信號CNTEN的控制。任何時候只要CLR=1，則CETEN=0，所以它是異步清零；ST_ST是一個反復鍵，當CLR無效時，每一個ST_ST脈沖都會使CETEN反向，該信號作用于 控制計時器的計時，當取值為1時允許計時器計時，當取值為0時不允許計時器計時。下圖為它的仿真波形圖。時鐘產(chǎn)

6、生電路時鐘產(chǎn)生電路clkgen模塊如上圖所示。它完成對輸入時鐘信號分頻，并輸出四十分頻信號DIV_40和十分頻信號DIV_10，即25Hz去抖動時鐘信號和100Hz計時器標準計時信號。clkgen模塊可方便的由中規(guī)模TTL集成電路74160實現(xiàn)。下圖為它的仿真波形圖。計時電路計時電路cntblk模塊如圖所示。它在控制信號cnten和clr的作用下完成對輸入的clk信號進行計數(shù)。由于clk信號是標準的100Hz信號，因此一百進制計數(shù)器的進位輸出就是1秒，對秒進行六十進制計數(shù)就得到1分，對分又六十進制計數(shù)，所以最大計數(shù)值為59:59:59，因起始值是00:00:00，故其最大的計時長度為1小時。c

7、ntlk模塊將輸出計時結(jié)果。 下圖為cntblk模塊的仿真波形圖。50000分頻電路 因為系統(tǒng)要求輸入的是1KHz頻率，而開發(fā)板的系統(tǒng)頻率為5MHz，所以要對系統(tǒng)頻率進行50000分頻。這里選擇用VHDl設(shè)計。代碼如下：library ieee;-定義庫文件use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity div_50000 isport( clk:in std_logic;clk_fp:out std_logic);end entity;archite

8、cture one of div_50000 issignal n:integer range 0 to 24999;signal cp:std_logic;beginprocess(clk)beginif clk'event and clk='1' thenif n<24999 thenn<=n+1;elsen<=0;cp<=not cp;end if;end if;end process;clk_fp<=cp;end one;其波形仿真如下：顯示譯碼電路顯示譯碼電路disp模塊如上圖所示。該模塊有三個功能，首先它完成對輸入的6組向量信號

9、的選擇，其中被選擇的信號由S2.0決定，即當S2.0=“00”時，選中A，“01”時選中B，“05”時選中F；其次它還對選中的信號進行BCD-七段顯示的譯碼；再次要完成位選信號的產(chǎn)生于輸出。下圖為它的仿真波形圖。disp模塊中位選信號的產(chǎn)生只用了一個74161接成六進制計數(shù)器即可，為了實現(xiàn)對輸入的6個信號的選擇再用一個74244，利用它的三態(tài)功能實現(xiàn)該部分電路。3.電路的硬件驗證如下圖所示，把程序下載到開發(fā)板上并且將SW2撥到高電平，電子秒表開始工作。撥動SW1到高電平可以將電子秒表置零，如下圖。把SW2撥到低電平再撥到高電平即可實現(xiàn)“暫?！?，重復此操作即可繼續(xù)計數(shù)。4.心得體會在此次課程設(shè)計中，我進一步了解并熟悉了數(shù)字電子器件的使用。同時在設(shè)計過程中也遇到了不少困難，比如50000分頻電路中VHDL語言的編寫與應(yīng)用，對于VHDL我很是陌生，還好有同學的幫助，是我克服了這個困難。所以我認為要想做好這個課程設(shè)計，就必須認認真真地去做，不要怕麻煩。而且本次課程設(shè)計鞏固和加深了我對電子線路基本知識和理解，提高了綜合運用所學知識的能力。增強了根據(jù)課程需要選學參考資料，查閱手冊，圖表和文獻資料的自學能力。通