組合邏輯電路作業(yè)key

1、數(shù)字電路基礎(chǔ)組合邏輯電路習(xí)題 班級(jí): 學(xué)號(hào): 姓名: 一、單項(xiàng)選擇題(10小題)(1)若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（ ）位。 A、5 B、6 C、10 D、50(2)在下列邏輯電路中，不是組合邏輯電路的有A、譯碼器 B、編碼器 C、全加器 D、寄存器(3)用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)，應(yīng)使。A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=0(4)當(dāng)編碼器 74LS147 的輸入端 I 1 、 I 5 、 I 6 、 I 7 為低電平，其余輸入端為高電平時(shí)，輸出信號(hào)為。 A、111

2、0 B、1010 C、1001 D、1000(5)A、B為邏輯門的2個(gè)端入端，Y為輸出。A、B和Y的波形如圖所示，則該門電路執(zhí)行的是（ ）邏輯操作。A、與 B、與非 C、或 D、或非(6)圖為雙四選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，輸入變量為A、B、C，輸出邏輯函數(shù)為F1 、F2，其功能為（ ）。A、F1 =m(1,2,4,7)，F(xiàn)2=m(3，5，6，7)， 全加器B、F1 =m(1,2,4,7)，F(xiàn)2=m（1，3，6，7），全減器C、F1 =m(1,2,4,7)，F(xiàn)2=m(4，5，6，7)， 全加器D、F1 =m(1,2,3,7)，F(xiàn)2=m（3，5，6，7），全減器(7)八路數(shù)據(jù)分配器，其地址

3、輸入端有（ ）個(gè)。A、1 B、2 C、3 D、4 (8)用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)應(yīng)使。 A、 B、C、(9)圖的4個(gè)邏輯圖中不是“異或”邏輯關(guān)系的1項(xiàng)是（ ）。(10)選出與圖所示邏輯圖對(duì)應(yīng)的邏輯關(guān)系式。A、Y=A+B+ B、Y=AB+ C、Y=（A+ ）（+B）D、Y=B+A=答案=(1)B(2)C(3)A(4)D(5)A(6)A(7)C(8)C(9)C(10)D二、多項(xiàng)選擇題(5小題)(1)用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)。A、=1，=D，=0 B、=1，=D，=DC、=1，=0，=D D、=D，=0，=0 (2)一個(gè)8選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（ ）個(gè)

4、，地址輸入端有（ ）個(gè)。A、1 B、2 C、3 D、4 E、8(3)組合邏輯電路消除競爭冒險(xiǎn)的方法有A、修改邏輯設(shè)計(jì) B、在輸出端接入濾波電容C、后級(jí)加緩沖電路 D、屏蔽輸入信號(hào)的尖峰干擾(4)以下電路中，加以適當(dāng)輔助門電路，（ ）適于實(shí)現(xiàn)單輸出組合邏輯電路。A、二進(jìn)制譯碼器 B、數(shù)據(jù)選擇器 C、數(shù)值比較器 D、七段顯示譯碼器(5)函數(shù)，當(dāng)變量的取值為（ ）時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。A、B=C=1 B、B=C=0 C、A=1，C=0 D、A=0，B=0=答案=(1)ABC(2)EC(3)AB(4)AB(5)AD三、判斷題(9小題)(1)二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（

5、）(2)液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（ ）(3)液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（ ）(4)共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動(dòng)。（ ）(5)組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（ ）(6)組合邏輯電路任意時(shí)刻的穩(wěn)態(tài)輸出，與輸入信號(hào)作用前電路原來狀態(tài)有關(guān)。（ ）(7)在二-十進(jìn)制譯碼器中，偽碼應(yīng)做約束項(xiàng)處理( )。 (8)編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼( )。(9)數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程( )。=答案=(1)對(duì)(2)對(duì)(3)錯(cuò)(4)對(duì)(5)錯(cuò)(6)錯(cuò)(7)對(duì)(8)對(duì)(9)對(duì)四

6、、填空題(3小題)(1)半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共（ ）接法和共（ ）接法。(2)對(duì)于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用（ ）電平驅(qū)動(dòng)的七段顯示譯碼器。(3)消除竟?fàn)幟半U(xiǎn)的方法有（ ）、（ ）、（ ）等。=答案=(1)陰 陽(2)低電平(3)修改邏輯設(shè)計(jì) 接入濾波電容 加選通脈沖四、解答題(10小題) (1)化簡如圖所示電路，并分析其功能。 (2)分析如圖所示的邏輯電路，做出真值表，說明其邏輯功能 (3)畫出用兩片4線-16線譯碼器74LS154組成5線-32線譯碼的接線圖。圖是74LS154的邏輯框圖，圖中、是兩個(gè)控制端（亦稱片選端）譯碼器工作時(shí)應(yīng)使、同時(shí)為低電平，輸入信號(hào)

7、A3、A2、A1、A0為00001111這16種狀態(tài)時(shí)，輸出端從依次給出低電平輸出信號(hào)。(4)用74LS138設(shè)計(jì)一位全減器電路，輸入有被減數(shù)A、減數(shù)B、低位來的借位J0 ，輸出有差D及向高位送出的借位數(shù)J1 ，列出真值表、寫出函數(shù)式。(5)用或非門設(shè)計(jì)四變量的多數(shù)表決電路。當(dāng)輸入變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)輸出為1，輸入為其它狀態(tài)時(shí)輸出為0。(6)試?yán)脙善?位二進(jìn)制并行加法器74LS283和必要的門電路組成1個(gè)二十進(jìn)制加法器電路。（提示：根據(jù)BCD碼8421碼的加法運(yùn)算原則，當(dāng)兩數(shù)之和小于、等于9（1001）時(shí)，相加的結(jié)果和按二進(jìn)制數(shù)相加所得到的結(jié)果一樣。當(dāng)兩數(shù)之和大于9（即等

8、于10101111）時(shí)，則應(yīng)在按二進(jìn)制數(shù)相加所得到的結(jié)果上加6（0110），這樣就可以給出進(jìn)位信號(hào)，同時(shí)得到一個(gè)小于9的和。）(7)試用74LS138型3/8譯碼器設(shè)計(jì)一個(gè)地址譯碼器，地址譯碼器的地址范圍為00-3F。(可適當(dāng)加其它邏輯門電路)。(8)設(shè)計(jì)一個(gè)將8421BCD碼變換成余3碼的組合邏輯電路。(9)試畫出用3線8線譯碼器74LS138（見下圖）和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。(10)用8選1數(shù)據(jù)選擇器CC4512產(chǎn)生邏輯函數(shù)(11)圖是一個(gè)函數(shù)發(fā)生器，試寫出當(dāng)S0S1S2S3為00001111的16種不同取值時(shí)，Y關(guān)于邏輯變量AB的邏輯函數(shù)式。 =答案= (1) (2)數(shù)值

9、比較，、(3)電路如圖所示。當(dāng)A4=0時(shí)，片（1）工作， 對(duì)應(yīng)輸出低電平；當(dāng)A4=1時(shí)，片（2）工作，對(duì)應(yīng)輸出低電平。(4)解: 列真值表：A B J0DJ10 0 0000 0 1110 1 0110 1 1011 0 0101 0 1001 1 0001 1 111寫函數(shù)式： 畫出邏輯圖：(5) A B C DY0 0 0 00 0 0 10 0 1 00 0 1 1 0 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 1 1 1 0 01 1 0 11 1 1 01 1 1 10000000100010111(6)由表可見，若將兩個(gè)8421的二十進(jìn)制數(shù)A3 A2 A1 A0和B3 B2 B1B0用二進(jìn)制加法器相加，則當(dāng)相加結(jié)果9（1001）時(shí)，得到的和S3 S2 S1S0就是所求的二十進(jìn)制的和。而當(dāng)相加結(jié)果10（1010）以后，必須將這個(gè)結(jié)果在另一個(gè)二進(jìn)制加法器加6（0110）進(jìn)行修正，才能得到二十進(jìn)制的和及相應(yīng)的進(jìn)為輸出。由表可知，產(chǎn)生進(jìn)為輸出的條件為，產(chǎn)生的同時(shí)，應(yīng)該在S3 S2 S1S0上加6（0110），得到的和就是修正后的結(jié)果。故得到下圖電路。(7)解：由于地址譯碼器的范圍為003F(十六進(jìn)制數(shù))，