電子科大微電子工藝原理(第一章)緒論_第1頁
電子科大微電子工藝原理(第一章)緒論_第2頁
電子科大微電子工藝原理(第一章)緒論_第3頁
電子科大微電子工藝原理(第一章)緒論_第4頁
電子科大微電子工藝原理(第一章)緒論_第5頁
已閱讀5頁,還剩114頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、考核方式:考核方式: 平時(shí)考核平時(shí)考核(到課率、交作業(yè)情況到課率、交作業(yè)情況),占總成績,占總成績20% 期末考核期末考核(開卷考試開卷考試),占總成績,占總成績80% 半導(dǎo)體產(chǎn)業(yè): 與半導(dǎo)體器件的設(shè)計(jì)和制造相關(guān)的產(chǎn)業(yè)。2. 產(chǎn)業(yè)規(guī)模及市場需求產(chǎn)業(yè)規(guī)模及市場需求3. 產(chǎn)業(yè)競爭產(chǎn)業(yè)競爭4. 集成電路產(chǎn)業(yè)的特點(diǎn)集成電路產(chǎn)業(yè)的特點(diǎn)IC費(fèi)用費(fèi)用12英寸英寸8英寸英寸6英寸英寸45nm90nm0.18m0.5m0.5m1.0m制版費(fèi)制版費(fèi)(每套)(每套)450萬元萬元250萬元萬元190萬元萬元20萬元萬元12萬元萬元流片費(fèi)流片費(fèi)(每晶圓)(每晶圓)1.0萬元萬元0.7萬元萬元0.5萬元萬元半導(dǎo)體產(chǎn)業(yè)半

2、導(dǎo)體產(chǎn)業(yè)2014年全球年全球50大大IC設(shè)計(jì)公司中國占設(shè)計(jì)公司中國占9家家國內(nèi)主要集成電路芯片制造企業(yè):國內(nèi)主要集成電路芯片制造企業(yè):體積大重量重功耗高可靠性差 無真空 體積小 重量輕 功耗低 可靠性高n 1947年發(fā)明固體鍺晶體管(肖克萊、巴丁、布拉頓)年發(fā)明固體鍺晶體管(肖克萊、巴丁、布拉頓)n 1957年第一個(gè)硅平面晶體管誕生(仙童半導(dǎo)體公司年第一個(gè)硅平面晶體管誕生(仙童半導(dǎo)體公司 )n 1959年發(fā)明硅基集成電路(諾伊思、基爾比)年發(fā)明硅基集成電路(諾伊思、基爾比)晶體管的發(fā)明者(肖克萊、巴丁、布拉頓)因此發(fā)明晶體管的發(fā)明者(肖克萊、巴丁、布拉頓)因此發(fā)明獲得諾貝爾獎(jiǎng)獲得諾貝爾獎(jiǎng)(19

3、56)1959年仙童公司制造的年仙童公司制造的IC含芯片的硅片含芯片的硅片 一種模擬集成電路芯片集成電路制造步驟:提高芯片性能降低芯片成本提高芯片可靠性 關(guān)鍵尺寸關(guān)鍵尺寸 摩爾定律摩爾定律 硅片尺寸硅片尺寸重要概念:重要概念: 2012年,英特爾成功量產(chǎn)了年,英特爾成功量產(chǎn)了22nm工藝技術(shù),工藝技術(shù), 臺(tái)積電量臺(tái)積電量產(chǎn)產(chǎn)28nm 。下一代:英特爾下一代:英特爾 14nm、臺(tái)積電、臺(tái)積電 20nm。20042006200820102012CD(nm)906545322219941995199719992002CD(m)0.60.350.250.180.13對微觀尺寸的認(rèn)識(shí)IC 發(fā)展的另一些規(guī)

4、律: 建立一個(gè)芯片廠的造價(jià)每一年半翻一番。 線條寬度每4 6 年下降一半。降低成本硅片尺寸不斷增大,芯片成本逐漸降低硅片尺寸不斷增大,芯片成本逐漸降低20092010201120122013201420152016關(guān)鍵關(guān)鍵尺寸尺寸 nm2927242220181715晶圓晶圓直徑直徑mm300300300300300450450450INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORSITRS 201020172018201920202021202220232024關(guān)鍵關(guān)鍵尺寸尺寸 nm1413121110987晶圓晶圓直徑直徑mm450450

5、450450450450450450INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORSITRS 2010 按構(gòu)成集成電路基礎(chǔ)的晶體管分按構(gòu)成集成電路基礎(chǔ)的晶體管分n雙極型集成電路以雙極型平面晶體管為主要器件nMOS型集成電路以MOS晶體管為主要器件nBICMOS電路 雙極Bipolar與與MOS 混合型薄膜電阻擴(kuò)散電阻俯視圖剖面圖主要的有源器件:主要的有源器件:n 二極管n 雙極晶體管n MOS晶體管n CMOS器件先進(jìn)的場效應(yīng)晶體管-FinFETIntel從Core i7-3770之后的22納米的處理器均使用了FinFET技術(shù)。1. 晶體結(jié)

6、構(gòu)晶體結(jié)構(gòu)2. 晶體表征晶體表征3. 半導(dǎo)體級(jí)硅半導(dǎo)體級(jí)硅(SGS)的制備的制備4. 單晶硅生長單晶硅生長5. 硅片制備硅片制備6. 硅中的晶體缺陷硅中的晶體缺陷7. 硅外延層硅外延層硅的豐裕度 (地殼中含量第二,約占25%,僅次于氧)更高的熔化溫度允許更寬的工藝容限 (硅:1412 ,鍺:937 )更寬的工作溫度范圍 (軍用-55 至+125 ,商用0 至70 )(鍺外層電子比硅活躍,溫度影響大)氧化硅的自然生成 (容易生長,性能穩(wěn)定,用途廣泛)硅摻雜:純單晶硅是絕緣體其電阻率為2.5105cm, 當(dāng)摻入百萬分之一的雜質(zhì)磷或砷,則電阻率下降為 0.2 cm,導(dǎo)電能力增強(qiáng)125萬倍!1. 晶體

7、結(jié)構(gòu)晶體結(jié)構(gòu)物質(zhì)晶體非晶體單晶多晶內(nèi)部原子非常規(guī)則地在三維空間重復(fù)排列n 晶體的原子排列內(nèi)部原子排列雜亂無規(guī)則硅晶胞:面心立方金剛石結(jié)構(gòu)多晶硅結(jié)構(gòu) 單晶硅結(jié)構(gòu)單晶:晶胞在三維空間整齊重復(fù)排列,這樣的結(jié)構(gòu)單晶:晶胞在三維空間整齊重復(fù)排列,這樣的結(jié)構(gòu)叫做單晶。叫做單晶。單晶的原子排列長程有序。單晶的原子排列長程有序。多晶:晶胞無規(guī)律地排列,這樣的結(jié)構(gòu)叫做多晶。多晶:晶胞無規(guī)律地排列,這樣的結(jié)構(gòu)叫做多晶。多晶的原子排列短程有序長程無序。多晶的原子排列短程有序長程無序。OAm1Xm2Ym3Z密勒指數(shù):m1 m2 m3 晶向:MOS集成電路通常用(100)晶面或晶向雙極集成電路通常用(111)晶面或晶向

8、這種生產(chǎn)純SGS的工藝稱為西門子工藝98%98%99.9999999%99.9999999% CZ直拉法單晶爐關(guān)鍵工藝參數(shù):關(guān)鍵工藝參數(shù):拉伸速率和晶體旋轉(zhuǎn)速度拉伸速率和晶體旋轉(zhuǎn)速度1) 直拉法(直拉法(CZ法)法) 精確復(fù)制籽晶(具有所需晶向的單晶硅)結(jié)構(gòu)。 生產(chǎn)大直徑的單晶硅錠。85%的硅錠是由直拉法生產(chǎn)出來的。 實(shí)現(xiàn)均勻摻雜。直拉法(直拉法(CZ法)特點(diǎn):法)特點(diǎn):硅中電阻率和摻雜硅中電阻率和摻雜濃度之間的關(guān)系濃度之間的關(guān)系純純Si電阻率電阻率 2.5105 .cm使用的材料:摻雜好的多晶硅棒 優(yōu)點(diǎn):純度高,含氧量低 (少量氧吸附雜質(zhì);過量氧影響單晶硅的機(jī)械和電學(xué)性能) 缺點(diǎn):硅片直徑比

9、直拉的小去掉兩端徑向研磨定位邊研磨注:直徑大于注:直徑大于300mm的硅片采用線鋸來切片。的硅片采用線鋸來切片。倒角:減小機(jī)械應(yīng)力,降低位錯(cuò)缺陷,避免沾污化學(xué)腐蝕深度約20微米,目的是消除硅片表面損傷CMP,目的:高平整度的光滑表面200mm及其以前硅片,僅上表面拋光;300mm以上硅片,雙面拋光。7) 評估評估8) 包裝包裝硅片質(zhì)量評估主要技術(shù)指標(biāo)硅片質(zhì)量評估主要技術(shù)指標(biāo):450mm 硅片計(jì)劃:硅片計(jì)劃:臺(tái)積電已在臺(tái)灣竹南購買了土地,用來建設(shè)開發(fā)和初期量產(chǎn)使用的450mm硅片生產(chǎn)線。計(jì)劃在20162017年啟動(dòng)試產(chǎn)線,2018年開始量產(chǎn)。 點(diǎn)缺陷點(diǎn)缺陷 原子層面的局部缺陷原子層面的局部缺陷 線缺陷(位錯(cuò)線缺陷(位錯(cuò) ) 錯(cuò)位的晶胞錯(cuò)位的晶胞 面缺陷(面缺陷(層錯(cuò)層錯(cuò) ) 晶體結(jié)構(gòu)的缺陷晶體結(jié)構(gòu)的缺陷 空位缺陷空位缺陷Vacancy defect(b) 間歇原子缺陷間歇原子缺陷Interstitial defect(c) Frenkel缺陷缺陷Frenkel defect成品率成品率在單晶襯底上生長一薄層單晶層,稱為外延層。外延層晶體結(jié)構(gòu)與襯底一致,而厚度、導(dǎo)電類型、摻雜濃度可根據(jù)需要而定。硅外延發(fā)展的起因是為了提高雙極器件和集成電路的性能。外延可在重?fù)诫s的襯底上生長輕摻雜的薄層

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論