第06講——第4章 存儲(chǔ)器(423-424)

1、主講人：李淑芝主講人：李淑芝4.1 概述概述4.2 主存儲(chǔ)器主存儲(chǔ)器4.3 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.4 輔助存儲(chǔ)器輔助存儲(chǔ)器本課本課學(xué)習(xí)學(xué)習(xí)4.2.1 概述概述4.2.2 半導(dǎo)體存儲(chǔ)芯片簡介半導(dǎo)體存儲(chǔ)芯片簡介 4.2.3 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器4.2.4 只讀存儲(chǔ)器只讀存儲(chǔ)器 4.2.5 存儲(chǔ)器與存儲(chǔ)器與CPU連接連接4.2.6 存儲(chǔ)器的校驗(yàn)存儲(chǔ)器的校驗(yàn)4.2.7 提高訪存速度的措施提高訪存速度的措施 熟練掌握靜態(tài)和動(dòng)態(tài)隨機(jī)熟練掌握靜態(tài)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器的工作原理及技術(shù)指標(biāo)，了解存儲(chǔ)器的工作原理及技術(shù)指標(biāo)，了解只讀存儲(chǔ)器工作原理只讀存儲(chǔ)器工作原理 。從本質(zhì)上理解從本質(zhì)上理解RAM和

2、和ROM存存儲(chǔ)芯片單元電路讀儲(chǔ)芯片單元電路讀/寫原理；動(dòng)態(tài)寫原理；動(dòng)態(tài)RAM刷新原理。刷新原理。RAM讀寫時(shí)序、動(dòng)態(tài)存儲(chǔ)器的讀寫時(shí)序、動(dòng)態(tài)存儲(chǔ)器的刷新。刷新。 l計(jì)算機(jī)中的數(shù)據(jù)存儲(chǔ)在計(jì)算機(jī)中的數(shù)據(jù)存儲(chǔ)在“記憶裝置記憶裝置”存儲(chǔ)器中，其他部件是怎樣與它交互存儲(chǔ)器中，其他部件是怎樣與它交互的呢？的呢？ l存儲(chǔ)器中的數(shù)據(jù)為什么有的穩(wěn)定，有存儲(chǔ)器中的數(shù)據(jù)為什么有的穩(wěn)定，有的容易丟失呢？的容易丟失呢？ （1）靜態(tài)）靜態(tài) RAM (SRAM) u 靜態(tài)靜態(tài) RAM 基本電路基本電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行開關(guān)行開關(guān)7TT8、列開關(guān)列開關(guān)7TT8、一列共用一列共用A 觸發(fā)器原

3、端觸發(fā)器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUT T1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選

4、擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩個(gè)寫放兩個(gè)寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7 Intel 2114 外特性外特性存儲(chǔ)容量存儲(chǔ)容量1 1K K4 4位位.I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel 2114問題問題4：Intel2114 芯片如何進(jìn)行列芯片如何進(jìn)行列地址選擇？地址選擇？ （1）靜態(tài)）靜態(tài) RAM (SRAM) u 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Inte

5、l 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組

6、第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150

7、311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114

8、 RAM 矩陣矩陣 (64 64) 讀讀0163248CSWE第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECSCSWE15031164732634801632480000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀15031164732634

9、8150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE1503116473263480163248第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000

10、00000CSWE1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路1503116473263480163248I/O1I

11、/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4

12、WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣

13、矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址

14、址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電

15、路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (

16、64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路

17、讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路WECS0163248ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻u 靜態(tài)靜態(tài) RAM 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)

18、定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間 （1）靜態(tài)）靜態(tài) RAM (SRAM) ACSWEDOUTDINu 靜態(tài)靜態(tài) RAM 寫寫 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效寫時(shí)間寫時(shí)間 t tW W 寫命令寫命令 WEWE 的有效時(shí)間的有效時(shí)間t tAWAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后時(shí)間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tD

19、W DW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間 （1）靜態(tài)）靜態(tài) RAM (SRAM) DD預(yù)充電信號(hào)預(yù)充電信號(hào)讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11u 動(dòng)態(tài)動(dòng)態(tài) RAM 基本單元電路基本單元電路讀出與原存信息相反讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流讀出時(shí)數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10 11 0寫入與輸入信息相同寫入與輸入信息相同寫入時(shí)寫入時(shí)CS充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有電流有電流 （2）動(dòng)態(tài)

20、）動(dòng)態(tài) RAM (DRAM) 單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼

21、器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) 11111A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)

22、三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電

23、電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放

24、大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉

25、例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001讀讀 寫寫 控控 制制 電電 路路 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選

26、擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001讀讀 寫寫 控控 制制 電電 路路 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫

27、數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001讀讀 寫寫 控控 制制 電電 路路 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫u 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) 單管動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K 1 1位位) 外特性外特性時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫時(shí)鐘寫時(shí)鐘 WERASCAS緩存器緩存器行地址行地址緩存器緩存器列地址列地址 A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣

28、列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUTDINDOUTA6A0讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCS 4116 (16K 1位位) 芯片芯片 讀讀 原理原理讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器630I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)OUTD讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271

29、128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖DOUTDINCS 4116 (16K 1位位) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器讀出放大器讀出放大器630問題問題5：Intel4116動(dòng)態(tài)動(dòng)態(tài)RAM芯片中讀出放大器的工作原理怎樣？芯片中讀出放大器的工作原理怎樣？ 行、列地址分開傳送行、列地址分開傳送寫時(shí)序?qū)憰r(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT OUT 有效有效數(shù)據(jù)數(shù)據(jù) DIN IN 有效有效讀時(shí)序讀時(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低

30、)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效u 動(dòng)態(tài)動(dòng)態(tài) RAM 時(shí)序時(shí)序 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) 刷新與行地址有關(guān)刷新與行地址有關(guān) 集中刷新集中刷新 （存取周期為存取周期為0.5s）“死時(shí)間率死時(shí)間率” 為為 32/4000 100% = 0.8%“死區(qū)死區(qū)” 為為 0.5 s 32 = 16 s周期序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123967 396801tctctctc3999V W0131讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3968個(gè)周期個(gè)周期 （1984）32個(gè)周期個(gè)周期 （ 16）刷新時(shí)間間隔刷新時(shí)間間隔 （2ms）刷新序號(hào)刷新序

31、號(hào)sstcXtcY 以以 32 32 矩陣為例矩陣為例 （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) u 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新問題問題6：刷新放大器的工作原理是怎樣的？：刷新放大器的工作原理是怎樣的？t tC C = = t tM M + + t tR R讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新分散刷新（存取周期為存取周期為1s）(存取周期為存取周期為 0.5 s + 0.5 s)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)讀寫周期個(gè)讀寫周期以以 128 128 矩陣為例矩陣為例 異步刷新異步刷新分散刷新與集中刷新相結(jié)

32、合分散刷新與集中刷新相結(jié)合對(duì)于對(duì)于 128 128 的存儲(chǔ)芯片的存儲(chǔ)芯片（存取周期為存取周期為 0.5s）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s若每隔若每隔 15.6 s 刷新一行刷新一行而且每行每隔而且每行每隔 2 ms 刷新一次刷新一次若每隔若每隔 2 ms 集中刷新一次集中刷新一次“死區(qū)死區(qū)” 為為 64 s （2）動(dòng)態(tài)）動(dòng)態(tài) RAM (DRAM) u 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新解：解：DRAM的刷新最大間隔時(shí)間為的刷新最大間隔時(shí)間為2ms，則異步刷新時(shí)，刷新，則異步刷新時(shí)，刷新 間隔間隔 =2ms/256行行 =

33、0.0078125ms =7.8125s 即：每即：每7.8125s刷新一行刷新一行l(wèi) 集中刷新時(shí)，刷新最晚啟動(dòng)時(shí)間集中刷新時(shí)，刷新最晚啟動(dòng)時(shí)間=2ms-0.1s256行行= 2ms- 25.6s=1974.4sl 集中刷新啟動(dòng)后，刷新間隔集中刷新啟動(dòng)后，刷新間隔 = 0.1s 即：每即：每0.1s刷新一行刷新一行 集中刷新的死時(shí)間集中刷新的死時(shí)間 =0.1s256行行=25.6s l 分散刷新時(shí)，刷新間隔分散刷新時(shí)，刷新間隔 =0.1s2 =0.2s 即：每即：每0.2s刷新刷新 一行一行 l 分散刷新一遍的時(shí)間分散刷新一遍的時(shí)間=0.1s2256行行 =51.2s 則分散刷新時(shí)，則分散刷新時(shí)，2ms內(nèi)可重復(fù)刷新遍數(shù)內(nèi)可重復(fù)刷新遍數(shù)=2ms/ 51.2s 39遍遍DRAMSRAM存儲(chǔ)原理存儲(chǔ)原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主