第11章總線(xiàn)技術(shù)

1、第第1111章章 總總 線(xiàn)線(xiàn) 技技 術(shù)術(shù)11.1 11.1 總線(xiàn)的概念總線(xiàn)的概念11.2 11.2 局部總線(xiàn)局部總線(xiàn)ISAISA和和EISAEISA11.3 11.3 局部總線(xiàn)局部總線(xiàn)PCIPCI11.4 11.4 高速圖形加速接口高速圖形加速接口AGPAGP11.5 11.5 外部總線(xiàn)外部總線(xiàn)IDEIDE11.1 11.1 總線(xiàn)的概念總線(xiàn)的概念1 1. . 物理特性物理特性 物理特性是指總線(xiàn)物理連接的方式。它包括總線(xiàn)的數(shù)量、物理特性是指總線(xiàn)物理連接的方式。它包括總線(xiàn)的數(shù)量、總總線(xiàn)插頭的形狀大小及引腳的排列等。線(xiàn)插頭的形狀大小及引腳的排列等。2 2. . 功能特性功能特性 功能特性描寫(xiě)的是總線(xiàn)

2、上每條線(xiàn)的功能。一般劃分為數(shù)據(jù)功能特性描寫(xiě)的是總線(xiàn)上每條線(xiàn)的功能。一般劃分為數(shù)據(jù)線(xiàn)、線(xiàn)、地址線(xiàn)和控制線(xiàn)。地址線(xiàn)和控制線(xiàn)。 11.1.1 11.1.1 總線(xiàn)標(biāo)準(zhǔn)的總線(xiàn)標(biāo)準(zhǔn)的5 5個(gè)特性個(gè)特性3 3. . 電氣規(guī)范電氣規(guī)范 電氣規(guī)范定義了總線(xiàn)上每條信號(hào)線(xiàn)信號(hào)傳輸?shù)姆较颉⒂行щ姎庖?guī)范定義了總線(xiàn)上每條信號(hào)線(xiàn)信號(hào)傳輸?shù)姆较?、有效電平的允許值等。電平的允許值等。4 4. . 傳輸特性傳輸特性 傳輸特性包括數(shù)據(jù)線(xiàn)的并、串傳輸、總線(xiàn)寬度、總線(xiàn)頻率、傳輸特性包括數(shù)據(jù)線(xiàn)的并、串傳輸、總線(xiàn)寬度、總線(xiàn)頻率、傳輸速率等。傳輸速率等。 總線(xiàn)并行傳輸?shù)乃俾室悦棵腌妰?nèi)，能夠傳輸?shù)淖疃嘧止?jié)數(shù)，總線(xiàn)并行傳輸?shù)乃俾室悦棵腌妰?nèi)，能夠

3、傳輸?shù)淖疃嘧止?jié)數(shù)，單位為單位為MB/sMB/s，其計(jì)算公式如下：，其計(jì)算公式如下： 傳輸速率傳輸速率 = (= (總線(xiàn)寬度總線(xiàn)寬度/8) /8) 總線(xiàn)總線(xiàn)頻率頻率 5 5. . 時(shí)間特性時(shí)間特性 時(shí)間特性定義了每條信號(hào)線(xiàn)有效的時(shí)間順序。時(shí)間特性定義了每條信號(hào)線(xiàn)有效的時(shí)間順序。11.1.2 11.1.2 總線(xiàn)分類(lèi)總線(xiàn)分類(lèi)1 1片內(nèi)總線(xiàn)片內(nèi)總線(xiàn) 微處理器內(nèi)部連接各功能單元之間的信息通路微處理器內(nèi)部連接各功能單元之間的信息通路。2 2主板局部總線(xiàn)主板局部總線(xiàn) 微機(jī)主板上連接各插件板的公共通路。典型的總線(xiàn)微機(jī)主板上連接各插件板的公共通路。典型的總線(xiàn)有：有：ISAISA、EISAEISA、VESAVES

4、A和和PCI PCI 等。等。3 3系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn) 多處理器系統(tǒng)中連接各多處理器系統(tǒng)中連接各CPUCPU插件板的信息通路，用插件板的信息通路，用來(lái)支持多個(gè)來(lái)支持多個(gè)CPUCPU的并行處理。的并行處理。4 4通信總線(xiàn)通信總線(xiàn) 通信總線(xiàn)也叫外部總線(xiàn)，是微機(jī)系統(tǒng)與通信設(shè)備通信總線(xiàn)也叫外部總線(xiàn)，是微機(jī)系統(tǒng)與通信設(shè)備（外設(shè)）之間進(jìn)行通信的一組信號(hào)線(xiàn)（外設(shè)）之間進(jìn)行通信的一組信號(hào)線(xiàn)。11.1.3 11.1.3 總線(xiàn)傳輸操作過(guò)程總線(xiàn)傳輸操作過(guò)程1 1總線(xiàn)操作周期總線(xiàn)操作周期 一個(gè)總線(xiàn)操作周期，一般要分成一個(gè)總線(xiàn)操作周期，一般要分成4 4個(gè)階段個(gè)階段: : （1 1）總線(xiàn)請(qǐng)求和仲裁階段）總線(xiàn)請(qǐng)求和仲裁階段需

5、要使用總線(xiàn)的主模塊提出需要使用總線(xiàn)的主模塊提出請(qǐng)求，由總線(xiàn)仲裁機(jī)構(gòu)確定把下一個(gè)傳輸周期的總線(xiàn)使用請(qǐng)求，由總線(xiàn)仲裁機(jī)構(gòu)確定把下一個(gè)傳輸周期的總線(xiàn)使用權(quán)分配給某一個(gè)請(qǐng)求主模塊。權(quán)分配給某一個(gè)請(qǐng)求主模塊。 （2 2）尋址階段）尋址階段是指取得使用權(quán)的主模塊通過(guò)總線(xiàn)發(fā)出是指取得使用權(quán)的主模塊通過(guò)總線(xiàn)發(fā)出本次要訪(fǎng)問(wèn)的從模塊的存儲(chǔ)器地址或本次要訪(fǎng)問(wèn)的從模塊的存儲(chǔ)器地址或I/OI/O端口地址及命令信端口地址及命令信息，選中參與本次傳輸?shù)膹哪K，并啟動(dòng)從模塊的操作。息，選中參與本次傳輸?shù)膹哪K，并啟動(dòng)從模塊的操作。 （3 3）傳輸階段）傳輸階段是指主模塊和從模塊之間進(jìn)行數(shù)據(jù)交換。是指主模塊和從模塊之間進(jìn)行數(shù)據(jù)

6、交換。在主模塊發(fā)出的控制信號(hào)作用下，數(shù)據(jù)由源模塊發(fā)出，經(jīng)在主模塊發(fā)出的控制信號(hào)作用下，數(shù)據(jù)由源模塊發(fā)出，經(jīng)數(shù)據(jù)總線(xiàn)輸送到目的模塊。數(shù)據(jù)總線(xiàn)輸送到目的模塊。 （4 4）結(jié)束階段）結(jié)束階段主、從模塊的有關(guān)信息均從系統(tǒng)總線(xiàn)上撤除，主、從模塊的有關(guān)信息均從系統(tǒng)總線(xiàn)上撤除，讓出總線(xiàn)，以便其他主模塊占用總線(xiàn)，進(jìn)行另外的總線(xiàn)數(shù)據(jù)傳輸。讓出總線(xiàn)，以便其他主模塊占用總線(xiàn)，進(jìn)行另外的總線(xiàn)數(shù)據(jù)傳輸。 為保證為保證4 4個(gè)階段正確實(shí)現(xiàn)，個(gè)階段正確實(shí)現(xiàn)，應(yīng)對(duì)應(yīng)對(duì)總線(xiàn)操作總線(xiàn)操作進(jìn)行進(jìn)行控制。總線(xiàn)操作控制?？偩€(xiàn)操作控制包括兩方面：控制包括兩方面： 一是總線(xiàn)仲裁，二是總線(xiàn)握手。一是總線(xiàn)仲裁，二是總線(xiàn)握手。2 2總線(xiàn)仲裁總線(xiàn)

7、仲裁 總線(xiàn)仲裁的作用是合理地控制和管理系統(tǒng)中需要占用總線(xiàn)總線(xiàn)仲裁的作用是合理地控制和管理系統(tǒng)中需要占用總線(xiàn)的請(qǐng)求源，確保任何時(shí)刻同一總線(xiàn)上最多只有一個(gè)模塊控制和占用的請(qǐng)求源，確保任何時(shí)刻同一總線(xiàn)上最多只有一個(gè)模塊控制和占用總線(xiàn)，防止總線(xiàn)沖突?？偩€(xiàn)，防止總線(xiàn)沖突。3 3總線(xiàn)握手總線(xiàn)握手 總線(xiàn)握手的作用是在主控模塊取得總線(xiàn)占用權(quán)后，通過(guò)控總線(xiàn)握手的作用是在主控模塊取得總線(xiàn)占用權(quán)后，通過(guò)控制三大總線(xiàn)中與數(shù)據(jù)傳輸有關(guān)的基本信號(hào)線(xiàn)的時(shí)序關(guān)系，確保主制三大總線(xiàn)中與數(shù)據(jù)傳輸有關(guān)的基本信號(hào)線(xiàn)的時(shí)序關(guān)系，確保主從模塊間的正確尋址和數(shù)據(jù)的可靠傳輸。從模塊間的正確尋址和數(shù)據(jù)的可靠傳輸。 總線(xiàn)握手的方法通常有三種：總

8、線(xiàn)握手的方法通常有三種： 同步總線(xiàn)握手、異步總線(xiàn)握同步總線(xiàn)握手、異步總線(xiàn)握手和半同步總線(xiàn)握手。手和半同步總線(xiàn)握手。11.2 11.2 局部總線(xiàn)局部總線(xiàn)ISAISA和和EISAEISA1 1ISAISA總線(xiàn)總線(xiàn) ISAISA由主槽和附加槽兩部分組成，每個(gè)槽都有正反兩面由主槽和附加槽兩部分組成，每個(gè)槽都有正反兩面引腳。主槽有引腳。主槽有A A3131A A1 1、B B3131B B1 1共共6262條引腳；附加槽有條引腳；附加槽有C C1818C C1 1、D D1818D D1 1共共3636條引腳。兩個(gè)槽一共條引腳。兩個(gè)槽一共9898條引腳。條引腳。A A面和面和C C面主要連接面主要連接數(shù)

9、據(jù)線(xiàn)和地址線(xiàn)；數(shù)據(jù)線(xiàn)和地址線(xiàn)；B B面和面和D D面則主要連接其他信號(hào)，包括面則主要連接其他信號(hào)，包括+12V+12V、+5V+5V電源、地、中斷輸入線(xiàn)和電源、地、中斷輸入線(xiàn)和DMADMA信號(hào)線(xiàn)等。信號(hào)線(xiàn)等。11.2.1 11.2.1 局部局部ISAISA (a) (a) 主槽引腳主槽引腳 (b) (b) 附加槽引腳附加槽引腳圖圖11-2 ISA11-2 ISA引腳信號(hào)引腳信號(hào)11.2.2 11.2.2 局部總線(xiàn)局部總線(xiàn)EISAEISA 隨著隨著386386以上以上3232位位CPUCPU的推出，的推出，ISAISA總線(xiàn)由于數(shù)據(jù)總線(xiàn)和地址總線(xiàn)由于數(shù)據(jù)總線(xiàn)和地址總線(xiàn)寬度的限制，影響了其總線(xiàn)寬度的

10、限制，影響了其3232位微處理器性能的發(fā)揮。位微處理器性能的發(fā)揮。因此面向因此面向3232位微機(jī)設(shè)計(jì)的位微機(jī)設(shè)計(jì)的“擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”（Extended Industry Extended Industry Standard ArchitectureStandard Architecture）應(yīng)運(yùn)而生應(yīng)運(yùn)而生，即，即EISAEISA總線(xiàn)。總線(xiàn)。 EISA EISA共有共有198198條信號(hào)線(xiàn)，其中，條信號(hào)線(xiàn)，其中，9898條是條是ISAISA原有的。原有的。11.3 11.3 局部總線(xiàn)局部總線(xiàn)PCIPCI 1. 1992 1. 1992年推出了局部總線(xiàn)年推出了局部總線(xiàn)PCIPC

11、I（Peripheral Component Peripheral Component InterconnectInterconnect），），PCIPCI總線(xiàn)比總線(xiàn)比VESAVESA規(guī)范定義嚴(yán)格，而且保證了良規(guī)范定義嚴(yán)格，而且保證了良好的兼容性。好的兼容性。PCIPCI總線(xiàn)主要是為奔騰微處理器的開(kāi)發(fā)使用而設(shè)計(jì)總線(xiàn)主要是為奔騰微處理器的開(kāi)發(fā)使用而設(shè)計(jì)的，也支持的，也支持80386/8048680386/80486微處理器系統(tǒng)。微處理器系統(tǒng)。 2. PCI 2. PCI總線(xiàn)結(jié)構(gòu)中的關(guān)鍵部件是總線(xiàn)結(jié)構(gòu)中的關(guān)鍵部件是PCIPCI總線(xiàn)控制器，這個(gè)部件總線(xiàn)控制器，這個(gè)部件用來(lái)協(xié)調(diào)用來(lái)協(xié)調(diào)CPUCPU與各

12、種外設(shè)之間的數(shù)據(jù)傳輸，并提供統(tǒng)一的接口信與各種外設(shè)之間的數(shù)據(jù)傳輸，并提供統(tǒng)一的接口信號(hào)。號(hào)。11.3.2 PCI11.3.2 PCI“橋橋” PCI PCI“橋橋”的引入使的引入使PCIPCI總線(xiàn)極具擴(kuò)展性，也極大地增加了總線(xiàn)極具擴(kuò)展性，也極大地增加了PCIPCI總線(xiàn)的復(fù)雜性?？偩€(xiàn)的復(fù)雜性。PCIPCI總線(xiàn)的電氣特性決定了在一條總線(xiàn)的電氣特性決定了在一條 PCI PCI總線(xiàn)上掛接總線(xiàn)上掛接負(fù)載的容限，當(dāng)負(fù)載的容限，當(dāng)PCIPCI連接的連接的PCIPCI設(shè)備超過(guò)了許可的范圍，需要使用設(shè)備超過(guò)了許可的范圍，需要使用PCIPCI橋來(lái)擴(kuò)展橋來(lái)擴(kuò)展PCIPCI總線(xiàn)，增加掛接總線(xiàn)，增加掛接PCIPCI設(shè)備

13、的能力，包括掛接設(shè)備的能力，包括掛接PCIPCI橋橋。在一棵。在一棵PCIPCI總線(xiàn)樹(shù)上最多可以?huà)旖涌偩€(xiàn)樹(shù)上最多可以?huà)旖?56256個(gè)個(gè)PCIPCI設(shè)備，包括掛接設(shè)備，包括掛接PCIPCI橋。橋。P PCICI橋橋1 1PCIPCI橋橋2 2PCIPCI橋橋3 3P PCICI設(shè)備設(shè)備0101P PCICI設(shè)備設(shè)備1111P PCICI設(shè)備設(shè)備2121P PCICI設(shè)備設(shè)備2222P PCICI設(shè)備設(shè)備3131P PCICI設(shè)備設(shè)備3232P PCICI總線(xiàn)域總線(xiàn)域P PCICI總線(xiàn)總線(xiàn)x x域域處理器處理器HOSTHOST主橋主橋X XHOSTHOST主橋主橋Y YP PCICI總線(xiàn)總線(xiàn)x3

14、x3P PCICI總線(xiàn)總線(xiàn)x2x2P PCICI總線(xiàn)總線(xiàn)x1x1P PCICI總線(xiàn)總線(xiàn)x0 x0第一總線(xiàn)第一總線(xiàn)第二總線(xiàn)第二總線(xiàn)圖圖11-3 11-3 使用使用PCIPCI橋擴(kuò)展橋擴(kuò)展PCIPCI總線(xiàn)總線(xiàn)11.3.3 11.3.3 基于基于PCIPCI總線(xiàn)的微處理器系統(tǒng)總線(xiàn)的微處理器系統(tǒng) 基于基于PCIPCI總線(xiàn)的微處理器系統(tǒng)：總線(xiàn)的微處理器系統(tǒng)： （1 1）微處理器、存儲(chǔ)器子系統(tǒng)、）微處理器、存儲(chǔ)器子系統(tǒng)、PCIPCI總線(xiàn)以及擴(kuò)展總線(xiàn)之總線(xiàn)以及擴(kuò)展總線(xiàn)之間間是各自獨(dú)立的，沒(méi)有耦合關(guān)系；是各自獨(dú)立的，沒(méi)有耦合關(guān)系； （2 2）所有）所有PCIPCI總線(xiàn)上的部件都與總線(xiàn)上的部件都與PCIPCI總

15、線(xiàn)相連接，再由總線(xiàn)相連接，再由PCIPCI橋橋依次與微處理器相連；依次與微處理器相連； （3 3）PCIPCI總線(xiàn)橋是一種智能型的設(shè)備，它能將單一的數(shù)據(jù)總線(xiàn)橋是一種智能型的設(shè)備，它能將單一的數(shù)據(jù)請(qǐng)請(qǐng)求傳輸歸結(jié)成成組數(shù)據(jù)傳輸請(qǐng)求，然后，用成組傳送方式實(shí)求傳輸歸結(jié)成成組數(shù)據(jù)傳輸請(qǐng)求，然后，用成組傳送方式實(shí)現(xiàn)現(xiàn)I/OI/O接口和存儲(chǔ)器之間的數(shù)據(jù)傳輸，減少數(shù)據(jù)總線(xiàn)的傳輸接口和存儲(chǔ)器之間的數(shù)據(jù)傳輸，減少數(shù)據(jù)總線(xiàn)的傳輸時(shí)間，提高數(shù)據(jù)傳輸?shù)乃俣?。時(shí)間，提高數(shù)據(jù)傳輸?shù)乃俣取；诨赑CIPCI總線(xiàn)的微處理器系統(tǒng)總線(xiàn)的微處理器系統(tǒng)圖圖11-3 11-3 使用使用PCIPCI橋擴(kuò)展橋擴(kuò)展PCIPCI總線(xiàn)總線(xiàn)11.

16、3.4 PCI11.3.4 PCI總線(xiàn)信號(hào)總線(xiàn)信號(hào)PCIPCI總線(xiàn)的必要信號(hào)線(xiàn)按照功能可分為如下總線(xiàn)的必要信號(hào)線(xiàn)按照功能可分為如下5 5組：組： 系統(tǒng)信號(hào)線(xiàn)，包括時(shí)鐘和復(fù)位信號(hào)線(xiàn)。系統(tǒng)信號(hào)線(xiàn)，包括時(shí)鐘和復(fù)位信號(hào)線(xiàn)。 地址和數(shù)據(jù)信號(hào)線(xiàn)，包括地址和數(shù)據(jù)信號(hào)線(xiàn)，包括3232條分時(shí)復(fù)用的地址條分時(shí)復(fù)用的地址/ /數(shù)據(jù)線(xiàn)。數(shù)據(jù)線(xiàn)。 接口控制信號(hào)線(xiàn)，用來(lái)控制數(shù)據(jù)交換時(shí)的操作時(shí)序，并在接口控制信號(hào)線(xiàn)，用來(lái)控制數(shù)據(jù)交換時(shí)的操作時(shí)序，并在主控設(shè)備和從屬設(shè)備之間提供協(xié)調(diào)服務(wù)。主控設(shè)備和從屬設(shè)備之間提供協(xié)調(diào)服務(wù)。 仲裁信號(hào)線(xiàn)，它們是非共享的線(xiàn)，每個(gè)仲裁信號(hào)線(xiàn)，它們是非共享的線(xiàn)，每個(gè)PCIPCI主控設(shè)備都有主控設(shè)備都

17、有自己的仲裁線(xiàn)，且被直接連到自己的仲裁線(xiàn)，且被直接連到PCIPCI總線(xiàn)仲裁設(shè)備上?？偩€(xiàn)仲裁設(shè)備上。 錯(cuò)誤報(bào)告信號(hào)線(xiàn)，用于報(bào)告奇偶校驗(yàn)錯(cuò)及其他一些錯(cuò)誤。錯(cuò)誤報(bào)告信號(hào)線(xiàn)，用于報(bào)告奇偶校驗(yàn)錯(cuò)及其他一些錯(cuò)誤。圖圖11-5 PCI11-5 PCI總線(xiàn)信號(hào)總線(xiàn)信號(hào)11.3.4 PCI11.3.4 PCI總線(xiàn)信號(hào)總線(xiàn)信號(hào)可選信號(hào)可選信號(hào)PCIPCI規(guī)范定義的規(guī)范定義的5151個(gè)可選信號(hào)線(xiàn)，按其功能可分為個(gè)可選信號(hào)線(xiàn)，按其功能可分為4 4組：組： 中斷信號(hào)線(xiàn)。它同仲裁信號(hào)線(xiàn)一樣，它們是非共享的。中斷信號(hào)線(xiàn)。它同仲裁信號(hào)線(xiàn)一樣，它們是非共享的。PCIPCI設(shè)備有自己的仲裁線(xiàn)或連接到中斷控制器的線(xiàn)。設(shè)備有自己的仲

18、裁線(xiàn)或連接到中斷控制器的線(xiàn)。 支持高速緩沖存儲(chǔ)器支持高速緩沖存儲(chǔ)器CacheCache的信號(hào)線(xiàn)。用這些信號(hào)線(xiàn)支持在的信號(hào)線(xiàn)。用這些信號(hào)線(xiàn)支持在處理器或其他設(shè)備中能進(jìn)行高速緩沖操作的處理器或其他設(shè)備中能進(jìn)行高速緩沖操作的PCIPCI上的存儲(chǔ)器。這些上的存儲(chǔ)器。這些信號(hào)線(xiàn)支持高速緩存的監(jiān)視協(xié)議。信號(hào)線(xiàn)支持高速緩存的監(jiān)視協(xié)議。 6464位總線(xiàn)擴(kuò)展信號(hào)線(xiàn)，包含位總線(xiàn)擴(kuò)展信號(hào)線(xiàn)，包含3232位分時(shí)復(fù)用的地址位分時(shí)復(fù)用的地址/ /數(shù)據(jù)線(xiàn)。數(shù)據(jù)線(xiàn)。它們與地址它們與地址/ /數(shù)據(jù)線(xiàn)一起，形成數(shù)據(jù)線(xiàn)一起，形成6464位地址位地址/ /數(shù)據(jù)總線(xiàn)。數(shù)據(jù)總線(xiàn)。 兩條允許兩個(gè)兩條允許兩個(gè)PCIPCI設(shè)備使用設(shè)備使用64

19、64位總線(xiàn)的信號(hào)位總線(xiàn)的信號(hào)線(xiàn)。11.4 11.4 高速圖形加速接口高速圖形加速接口AGPAGP AGP AGP（Accelerated Graphics PortAccelerated Graphics Port），它是一種基于），它是一種基于PCIPCI總總線(xiàn)，專(zhuān)為提高視頻帶寬而設(shè)計(jì)的總線(xiàn)規(guī)范。線(xiàn)，專(zhuān)為提高視頻帶寬而設(shè)計(jì)的總線(xiàn)規(guī)范。AGPAGP從邏輯上獨(dú)立于從邏輯上獨(dú)立于PCIPCI總線(xiàn)，它可以直接訪(fǎng)問(wèn)系統(tǒng)內(nèi)存，解決了顯卡緩存容量不夠總線(xiàn)，它可以直接訪(fǎng)問(wèn)系統(tǒng)內(nèi)存，解決了顯卡緩存容量不夠的問(wèn)題。的問(wèn)題。AGPAGP圖形加速接口解決了顯示圖形加速接口解決了顯示3D3D圖形速度不夠的瓶頸，圖形速

20、度不夠的瓶頸，同時(shí)，還能夠適應(yīng)同時(shí)，還能夠適應(yīng)PCPC將來(lái)完全移動(dòng)視頻的速度需求。將來(lái)完全移動(dòng)視頻的速度需求。微處理器微處理器（含兩級(jí)（含兩級(jí)CacheCache）MCHMCH（北橋）（北橋）ICHICH（南橋）（南橋）顯示卡顯示卡USBUSB接口接口主存儲(chǔ)器主存儲(chǔ)器PCIPCI卡卡ISAISA卡卡存儲(chǔ)總線(xiàn)存儲(chǔ)總線(xiàn)PCIPCI總線(xiàn)總線(xiàn)ISAISA總線(xiàn)總線(xiàn)AGPAGP總線(xiàn)總線(xiàn)PCIPCI卡卡ISAISA卡卡圖圖11-6 AGP11-6 AGP接口的系統(tǒng)結(jié)構(gòu)接口的系統(tǒng)結(jié)構(gòu)11.4 11.4 高速圖形加速接口高速圖形加速接口AGPAGPAGPAGP進(jìn)行了多方面的改進(jìn)，主要包括：進(jìn)行了多方面的改進(jìn)，主

21、要包括： （1 1）AGPAGP接口將地址與數(shù)據(jù)信息分離之后，可以充分利接口將地址與數(shù)據(jù)信息分離之后，可以充分利用數(shù)據(jù)傳輸之間的空閑和讀用數(shù)據(jù)傳輸之間的空閑和讀/ /寫(xiě)請(qǐng)求來(lái)傳輸數(shù)據(jù)，大大提寫(xiě)請(qǐng)求來(lái)傳輸數(shù)據(jù)，大大提高了總線(xiàn)操作的效率。高了總線(xiàn)操作的效率。 （2 2）通過(guò)）通過(guò)AGPAGP接口讀取內(nèi)存采用了流水線(xiàn)技術(shù)，充分利接口讀取內(nèi)存采用了流水線(xiàn)技術(shù)，充分利用等待時(shí)間，使得讀內(nèi)存時(shí)間與寫(xiě)內(nèi)存時(shí)間相當(dāng)。用等待時(shí)間，使得讀內(nèi)存時(shí)間與寫(xiě)內(nèi)存時(shí)間相當(dāng)。 （3 3）AGPAGP專(zhuān)為視頻顯示卡所設(shè)計(jì)，使用專(zhuān)為視頻顯示卡所設(shè)計(jì)，使用AGPAGP接口可以直接接口可以直接訪(fǎng)問(wèn)內(nèi)存。訪(fǎng)問(wèn)內(nèi)存。 （4 4）AGPA

22、GP接口新增了一種執(zhí)行模式（接口新增了一種執(zhí)行模式（Execute ModeExecute Mode），），將系統(tǒng)內(nèi)存與顯卡內(nèi)存視作同一空間，保證加速芯片可以將系統(tǒng)內(nèi)存與顯卡內(nèi)存視作同一空間，保證加速芯片可以直接從系統(tǒng)內(nèi)存讀取數(shù)據(jù)。直接從系統(tǒng)內(nèi)存讀取數(shù)據(jù)。 （5 5）AGPAGP采用了內(nèi)存直接使用（采用了內(nèi)存直接使用（DIMEDIME）技術(shù)，本來(lái)在顯）技術(shù)，本來(lái)在顯存中進(jìn)行的函數(shù)被擴(kuò)展到系統(tǒng)內(nèi)存中去運(yùn)算存中進(jìn)行的函數(shù)被擴(kuò)展到系統(tǒng)內(nèi)存中去運(yùn)算。11.5 11.5 外部總線(xiàn)外部總線(xiàn)IDEIDE IDEIDE接口最早由接口最早由TaxanTaxan和和CompaqCompaq公司提出，公司提出，ID

23、EIDE（Integrated Integrated Drive ElectronicDrive Electronic）稱(chēng)為集成驅(qū)動(dòng)器電路。）稱(chēng)為集成驅(qū)動(dòng)器電路。IDEIDE的最大特點(diǎn)是把的最大特點(diǎn)是把硬盤(pán)控制器和硬盤(pán)驅(qū)動(dòng)器集成到一起，使得硬盤(pán)接口的電纜數(shù)硬盤(pán)控制器和硬盤(pán)驅(qū)動(dòng)器集成到一起，使得硬盤(pán)接口的電纜數(shù)目與長(zhǎng)度減少，使數(shù)據(jù)傳輸穩(wěn)定可靠。目與長(zhǎng)度減少，使數(shù)據(jù)傳輸穩(wěn)定可靠。11.5.2 IDE11.5.2 IDE接口引腳定義接口引腳定義4040針引腳定義如下針引腳定義如下: : 1.Pin1 1.Pin1， , ,該信號(hào)是主機(jī)發(fā)送給主、從驅(qū)動(dòng)器，并對(duì)主、從該信號(hào)是主機(jī)發(fā)送給主、從驅(qū)動(dòng)器，并對(duì)

24、主、從驅(qū)動(dòng)器進(jìn)行復(fù)位的信號(hào)。驅(qū)動(dòng)器進(jìn)行復(fù)位的信號(hào)。 2.Pin37 2.Pin37、Pin38Pin38，即，即 和和 ，兩個(gè)選通信號(hào)。，兩個(gè)選通信號(hào)。 3.Pin33 3.Pin33、3535、3636（DADA0 0DADA2 2），這些地址信號(hào)來(lái)自），這些地址信號(hào)來(lái)自ISAISA總線(xiàn)中的地總線(xiàn)中的地址信息。它們可以用于選通硬盤(pán)控制器中的某一個(gè)寄存器。址信息。它們可以用于選通硬盤(pán)控制器中的某一個(gè)寄存器。 4.DD 4.DD0 0DDDD1515，它們是來(lái)自，它們是來(lái)自ISAISA總線(xiàn)的數(shù)據(jù)線(xiàn)，是主機(jī)系統(tǒng)與硬盤(pán)驅(qū)總線(xiàn)的數(shù)據(jù)線(xiàn)，是主機(jī)系統(tǒng)與硬盤(pán)驅(qū)動(dòng)器之間的數(shù)據(jù)傳輸線(xiàn)。動(dòng)器之間的數(shù)據(jù)傳輸線(xiàn)。 5

25、.Pin23 5.Pin23、2525（ 和和/ / ），這兩個(gè)信號(hào)是對(duì)磁盤(pán)驅(qū)動(dòng)器進(jìn)行寫(xiě)），這兩個(gè)信號(hào)是對(duì)磁盤(pán)驅(qū)動(dòng)器進(jìn)行寫(xiě)與讀的控制信號(hào)。與讀的控制信號(hào)。 6.Pin27 6.Pin27（IORDYIORDY）：輸入）：輸入/ /輸出準(zhǔn)備好信號(hào)。輸出準(zhǔn)備好信號(hào)。 7.Pin31 7.Pin31（IRQRIRQR），中斷請(qǐng)求觸發(fā)信號(hào)。），中斷請(qǐng)求觸發(fā)信號(hào)。 8.Pin32 8.Pin32（IOCS16IOCS16），低電平有效，該信號(hào)有效時(shí)，將要進(jìn)行一個(gè)），低電平有效，該信號(hào)有效時(shí)，將要進(jìn)行一個(gè)1616位的數(shù)據(jù)傳輸。位的數(shù)據(jù)傳輸。 9.Pin39， ，驅(qū)動(dòng)器激活/從設(shè)備存在指示，屬同步多路復(fù)用信

26、號(hào)。 10.Pin28，ALE，軸同步或電纜選擇信號(hào)。IORIOWRESET0CS1CSDASP11.5.3 IDE11.5.3 IDE接口的三種傳輸模式接口的三種傳輸模式 IDE IDE接口硬盤(pán)的數(shù)據(jù)傳輸模式的發(fā)展經(jīng)歷了三個(gè)不同的技接口硬盤(pán)的數(shù)據(jù)傳輸模式的發(fā)展經(jīng)歷了三個(gè)不同的技術(shù)變化，由最初的術(shù)變化，由最初的PIOPIO模式，到模式，到DMADMA模式，再到模式，再到Ultra DMAUltra DMA模式。模式。它們都支持硬盤(pán)驅(qū)動(dòng)器的高速傳輸。它們都支持硬盤(pán)驅(qū)動(dòng)器的高速傳輸。1 1PIOPIO傳輸模式傳輸模式 PIO PIO（Programming Input/Output ModelPr

27、ogramming Input/Output Model）是一種通過(guò)）是一種通過(guò)CPUCPU執(zhí)行執(zhí)行I/OI/O端口指令來(lái)進(jìn)行數(shù)據(jù)讀端口指令來(lái)進(jìn)行數(shù)據(jù)讀/ /寫(xiě)的數(shù)據(jù)交換模式。寫(xiě)的數(shù)據(jù)交換模式。PIOPIO是最早先的硬盤(pán)數(shù)據(jù)傳輸模式，數(shù)據(jù)傳輸速率低下，是最早先的硬盤(pán)數(shù)據(jù)傳輸模式，數(shù)據(jù)傳輸速率低下，CPUCPU占有占有率也很高，大量傳輸數(shù)據(jù)時(shí)會(huì)因?yàn)檎加眠^(guò)多的率也很高，大量傳輸數(shù)據(jù)時(shí)會(huì)因?yàn)檎加眠^(guò)多的CPUCPU資源而導(dǎo)致資源而導(dǎo)致系統(tǒng)停頓，無(wú)法進(jìn)行其他的操作。系統(tǒng)停頓，無(wú)法進(jìn)行其他的操作。 2 2DMADMA傳輸模式傳輸模式 DMA DMA（Direct Memory AccessDirect M

28、emory Access）即直接存儲(chǔ)器訪(fǎng)問(wèn)傳輸模式，）即直接存儲(chǔ)器訪(fǎng)問(wèn)傳輸模式，它是一種不經(jīng)過(guò)它是一種不經(jīng)過(guò)CPUCPU而直接從內(nèi)存存取數(shù)據(jù)的數(shù)據(jù)交換模式。而直接從內(nèi)存存取數(shù)據(jù)的數(shù)據(jù)交換模式。PIOPIO模式下硬盤(pán)和內(nèi)存之間的數(shù)據(jù)傳輸是由模式下硬盤(pán)和內(nèi)存之間的數(shù)據(jù)傳輸是由CPUCPU來(lái)控制的，而在來(lái)控制的，而在DMADMA模模式下，式下，CPUCPU只須向只須向DMADMA控制器下達(dá)指令，讓控制器下達(dá)指令，讓DMADMA控制器來(lái)處理數(shù)據(jù)的控制器來(lái)處理數(shù)據(jù)的傳送，數(shù)據(jù)傳送完畢再把信息反饋給傳送，數(shù)據(jù)傳送完畢再把信息反饋給CPUCPU，這樣就很大程度上減輕，這樣就很大程度上減輕了了CPUCPU資源占有率。資源占有率。3 3Ultra DMAUltra DMA模式模式 Ultra DMA Ultra DMA （Ultra Direct Memory AccessUltra Direct Memory Access）模式簡(jiǎn)稱(chēng)）模式簡(jiǎn)稱(chēng)UDMAUDMA模式，是