實驗三 時序邏輯電路

1、實驗三 時序邏輯電路學(xué)習(xí)目標(biāo)：1、 掌握時序邏輯電路的一般設(shè)計過程 2、 掌握時序邏輯電路的時延分析方法，了解時序電路對時鐘信號相關(guān)參數(shù)的基本要求 3、 掌握時序邏輯電路的基本調(diào)試方法 4、 熟練使用示波器和邏輯分析儀觀察波形圖實驗內(nèi)容：1、 廣告流水燈（第 9 周課內(nèi)驗收） 用觸發(fā)器、組合函數(shù)器件和門電路設(shè)計一個廣告流水燈，該流水燈由 8 個 LED 組成，工作時始終為 1 暗 7 亮，且這一個暗燈循環(huán)右移。 (1) 寫出設(shè)計過程，畫出設(shè)計的邏輯電路圖，按圖搭接電路 (2) 將單脈沖加到系統(tǒng)時鐘端，靜態(tài)驗證實驗電路 (3) 將 TTL 連續(xù)脈沖信號加到系統(tǒng)時鐘端，用示波器觀察并記錄時鐘脈沖

2、CP、觸發(fā)器的輸出端 Q2、Q1、 Q0 和 8 個 LED 上的波形。 2、 序列發(fā)生器（第 10 周課內(nèi)實物驗收計數(shù)器方案） 分別用 MSI 計數(shù)器和移位寄存器設(shè)計一個具有自啟動功能的 01011 序列信號發(fā)生器 (1) 寫出設(shè)計過程，畫出電路邏輯圖(2) 搭接電路，并用單脈沖靜態(tài)驗證實驗結(jié)果 (3) 加入 TTL 連續(xù)脈沖，用示波器觀察觀察并記錄時鐘脈沖 CLK、序列輸出端的波形。 3、4 位并行輸入-串行輸出曼切斯特編碼電路（第10周課內(nèi)驗收，基礎(chǔ)要求占70%，擴(kuò)展要求占30%）在電信與數(shù)據(jù)存儲中, 曼徹斯特編碼（Manchester coding），又稱自同步碼、相位編碼（phase

3、 encoding，PE），它能夠用信號的變化來保持發(fā)送設(shè)備和接收設(shè)備之間的同步，在以太網(wǎng)中，被物理層使用來編碼一個 同步位流的時鐘和數(shù)據(jù)。曼徹斯特編碼用電壓的變化來分辨 0 和 1，從高電平到低電平的跳變代表 0，而從 低電平到高電平的跳變代表 1。信號的保持不會超過一個比特位的時間間隔。即使是 0 或 1 的序列，信號也 將在每個時間間隔的中間發(fā)生跳變。這種跳變將允許接收設(shè)備的時鐘與發(fā)送設(shè)備的時鐘保持一致，圖 3.1 為曼切斯特編碼的例子。設(shè)計一個電路，它能自動加載 4 位并行數(shù)據(jù)，并將這4位數(shù)據(jù)逐個串行輸出（高位在前），每個串行輸 出位都被編碼成曼切斯特碼，當(dāng) 4 位數(shù)據(jù)全部傳輸完成后，

4、重新加載新數(shù)據(jù)，繼續(xù)傳輸，如圖 3.2 所示。(1) 寫出設(shè)計過程，畫出電路邏輯圖，設(shè)計不允許手動加載數(shù)據(jù)。 (2) 加入 TTL 連續(xù)脈沖，用示波器觀察觀察并記錄時鐘脈沖 CLK、串行數(shù)據(jù)輸出端的波形。 (3) 給串行數(shù)據(jù)增加起始位和結(jié)束位，其中起始位為“0”，結(jié)束位為“1”，起始和結(jié)束位同樣要編碼 成曼切斯特碼，波形圖參看圖 3.3（擴(kuò)展部分，選作）實驗內(nèi)容： 1.廣告流水燈 設(shè)計過程八個流水燈，工作時始終為1暗7亮，一個循環(huán)總共8個狀態(tài)。由此可以得出結(jié)論，選用3個D觸發(fā)器構(gòu)成三個狀態(tài)，再由一個74138實現(xiàn)八個流水燈1暗7亮的工作狀態(tài)。8個循環(huán)過程分別為：0000010100111001

5、01110111000；真值表：Q0nQ1nQ2nQ0n+1Q1n+1Q2n+1D0D1D2000001001001010010010011011011100100100101101101110110110111111111000000卡諾圖：最簡與或表達(dá)式：D0= Q0nQ1nQ2n + Q0nQ1n+ Q0nQ2n化簡結(jié)果：D0= Q0n Q1nQ2n最簡與或表達(dá)式：D1= Q1nQ2n + Q1nQ2n化簡結(jié)果：D1= Q2n Q1n化簡結(jié)果：D2= Q2n 邏輯電路圖 首先組合三個D觸發(fā)器，并將其封裝成一個元件。如下圖所示 使用三個D觸發(fā)器封裝的元件，連接D2，D1，D1。如下圖所示使

6、用74138數(shù)據(jù)選擇器，實現(xiàn)八個狀態(tài)的顯示。如下圖所示實物連接圖：示波器觀察結(jié)果：2.序列發(fā)生器計數(shù)器實現(xiàn)設(shè)計過程產(chǎn)生序列01011。如果采用計數(shù)器設(shè)計，需要構(gòu)造一個模為5的循環(huán)，采用反饋置零的方法，每一狀態(tài)通過74138輸出合適的結(jié)果。計數(shù)器74161狀態(tài)變化：000001010011100000 Qc/CQB/BQA/A對應(yīng)的輸出端口輸出值000Y0N0001Y1N1010Y2N0011Y3N1100Y4N1輸出結(jié)果：Y= Y1N*Y3N*Y4N邏輯電路圖74161的連接方式如下圖所示，通過LDN端口，當(dāng)?shù)竭_(dá)”100”狀態(tài)時，重新加載數(shù)據(jù)，回到“000”狀態(tài)。如下圖所示 將Qc/C，QB/

7、B，QA/A連接到74138實現(xiàn)最后的輸出，如下圖所示。實物連接圖寄存器實現(xiàn)設(shè)計過程產(chǎn)生序列01011。如果采用計數(shù)器設(shè)計，同樣需要構(gòu)成一個循環(huán)，采用左移或右移。以右移為例，寄存器的狀態(tài)變化如下：010110110110110110100101以最高位為輸出位，即可滿足循環(huán)輸出序列01011，同時還應(yīng)該滿足自啟動。 真值表：Q3nQ2nQ1nQ0nDSR0101110110011011101010101卡諾圖：通過卡諾圖化簡的表達(dá)式DSR= Q3nQ2n + Q1nQ0n考慮到自啟動，如果不添加冗余向，寄存器將陷入00000000的死循環(huán)當(dāng)中，添加一項Q3n*Q2n*Q2n*Q0n ，使DSR

8、= Q3nQ2n + Q1nQ0n+Q3n*Q2n*Q2n*Q0n邏輯電路圖：采用右移方案的，如下圖所示。同理，采用左移方案的，如下圖所示。3.曼切斯特編碼基礎(chǔ)部分：4位并行加載，穿行輸出（高位在前），傳輸完成后，重新加載新數(shù)據(jù)設(shè)計過程 首先考慮曼切斯特編碼和時鐘信號CP以及輸出數(shù)據(jù)D的關(guān)系，根據(jù)題意有，曼徹斯特編碼用電壓的變化來分辨 0 和 1，從高電平到低電平的跳變代表 0，而從低電平到高電平的跳變代表 1，如下圖所示。 由此可得，M= DCP + DCP=DCP電路的工作狀態(tài)是從最高位開始輸出數(shù)據(jù)到最低位，然后再并行輸入數(shù)據(jù)。按照題目的要求四位數(shù)據(jù)串行輸出后，開始直接輸出下一個四位數(shù)據(jù)。

9、由此可以知道，整個電路的工作狀態(tài)是一個循環(huán)，并且模為4，通過計數(shù)器構(gòu)造模4的循環(huán)。狀態(tài)變化位：并行輸入并且輸出D3輸出D2輸出D1輸出D0并行輸入并且輸出D3邏輯電路圖通過反饋置零的方式構(gòu)造一個模4的循環(huán) LDN= QA*QB ，從00到11。如下圖所示。 寄存器需要完成兩個工作狀態(tài)，并行輸入保存數(shù)據(jù)，此時S1S0= 11。數(shù)據(jù)右移輸出此時S1S0= 01。通過計數(shù)器構(gòu)造的周期實現(xiàn)S1S0功能段的變化，當(dāng)計數(shù)器的輸出00對應(yīng)S1S0=11，當(dāng)計數(shù)器輸出01，10，11對應(yīng)S1S0=01。S1=QA*QB。如下圖所示。使用一個數(shù)據(jù)選擇器完成數(shù)據(jù)的輸出，如下圖所示。實物連接圖擴(kuò)展部分：起始位為“0”，結(jié)束位為“1”，4位并行加載，穿行輸出，傳輸完成后，重新加載新數(shù)據(jù)設(shè)計過程根據(jù)基礎(chǔ)部分的設(shè)計原理，僅需要構(gòu)造模位6的工作循環(huán)。電路的工作狀態(tài)：并行輸入并且輸出0輸出D3輸出D2輸出D1輸出D0輸出1邏輯電路圖 從0000到0101，采用反饋置零的方法，LDN= QCQBQA，如下圖所示。寄存器需要完成兩個工作狀態(tài)，并行輸入保存數(shù)據(jù)，此時S1S0= 11。數(shù)據(jù)右移輸出此時S1S0= 01。通過計數(shù)器構(gòu)造的周期實現(xiàn)S1S0功能段的變化，當(dāng)計數(shù)器的輸出000對應(yīng)S1S0=