動態(tài)閾值控制技術(shù)及其在SOICMOS電路中的應(yīng)用_第1頁
動態(tài)閾值控制技術(shù)及其在SOICMOS電路中的應(yīng)用_第2頁
動態(tài)閾值控制技術(shù)及其在SOICMOS電路中的應(yīng)用_第3頁
動態(tài)閾值控制技術(shù)及其在SOICMOS電路中的應(yīng)用_第4頁
動態(tài)閾值控制技術(shù)及其在SOICMOS電路中的應(yīng)用_第5頁
已閱讀5頁,還剩13頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、中國 無錫 2005年1月1動態(tài)體控制技術(shù)在動態(tài)體控制技術(shù)在SOI CMOSSOI CMOS低壓低功耗電路中的應(yīng)用低壓低功耗電路中的應(yīng)用 劉劉 忠忠 立立中國科學(xué)院半導(dǎo)體研究所2005 年1月中國 無錫 2005年1月2主要內(nèi)容一、引言 浮體二、動態(tài)體控制及在低壓低功耗電路中的應(yīng)用二、動態(tài)體控制及在低壓低功耗電路中的應(yīng)用 1)SOI動態(tài)體控制的工作原理2)SOI動態(tài)體控制的100級倒相鏈 三、三、DTMOS器件器件 四、四、DTMOS反相器反相器 五、五、DTMOS緩沖器緩沖器 六、其它六、其它DTMOS器件器件七、結(jié)語 中國 無錫 2005年1月3一、引言 浮體 在PD(部分耗盡)SOI M

2、OSFET中,導(dǎo)電硅膜下方存在中性浮體。當(dāng)器件導(dǎo)通時,浮體會造成器件閾值電壓降低,并使漏極電流突然上升,這便是Kink(扭曲)效應(yīng)。這一效應(yīng)對CMOS電路,特別是CMOS模擬電路有不良影響。 為了減小及避免Kink效應(yīng), 常采用體引出技術(shù):即將中性體引出接地或接某一固定電位,及時排出積累的空穴。 同時,體作為一個電極,增加了SOI MOSFET閾值特性控制的自由度,并可以將它用于改善低壓低功耗SOI CMOS電路特性。 中國 無錫 2005年1月4二、動態(tài)體控制技術(shù)及動態(tài)體控制技術(shù)及在低壓低功耗電路中的在低壓低功耗電路中的應(yīng)用應(yīng)用 中國 無錫 2005年1月5低壓低功耗電路的矛盾 對于低電源電

3、壓的VLSI電路,CMOS器件的閾值電壓輻度VT不能大。 對于標(biāo)準(zhǔn)的體硅CMOS器件,從亞閾值漏電電流考慮,VT輻度又不能太??;當(dāng)太小時亞閾值漏電電流太大,使動態(tài)電流及低功耗應(yīng)用成為問題。 而SOI結(jié)構(gòu),通過對浮體的動態(tài)控制,可以用于低壓(0.7v,因為柵偏0.7v,體源結(jié)正偏,便有過大的漏電電流使亞閾特性變壞。 中國 無錫 2005年1月13四、DTMOS反相器圖6 DTMOS反相器 前面描述的DTMOS器件,適用于電源電壓0.7v的的情況,可以采用輔助晶體管增加電源電壓。這個電路的優(yōu)點可以用研究下拉工作來認識。當(dāng)輸入信號從低開關(guān)至高時,主晶體管及輔助晶體管MN,main/MN,aux均導(dǎo)通

4、。此時,主晶體管MN,main的體通過MN,aux充電,因而MN,main的體電位增加,使其VT下降。結(jié)果,MN,main的驅(qū)動能力提高,于是得到較快的下拉。在下拉過程中,MN,aux的源,即MN,main的體,比漏電壓更高,因而MN,main體積累的電荷返回流入到漏。結(jié)果,MN,main的體電位恢復(fù)到地電平 , 所 以 V T 又 返 回 到 原 始 值 。 因 為MN,main的體通過MN,aux連接到柵上的而不是未直接連接到柵上,這樣工作電壓可以超過二極管電壓而無需擔(dān)心過大的漏電電流. 上拉的工作原理類似,僅NMOS用PMOS代替而已。 中國 無錫 2005年1月14五、DTMOS緩沖器

5、圖7 DTMOS緩沖器電路 在前面提到的DTMOS反相器中,動態(tài)閾值技術(shù)的優(yōu)點并未完全發(fā)揮。圖7給出的DTMOS緩沖器則有所改善。 在第二級反相器中,用PMOS代替MN,AUX,用NMOS代替MP,AUX。結(jié)果是,一旦本級主晶體管開始工作,SOI動態(tài)閾值技術(shù)在剛開頭時就完全起作用。 這一取代在下拉工作時的優(yōu)點可以從圖8看出。 中國 無錫 2005年1月15圖8 將PMOS輔助晶體用于NMOS主晶體管,在下拉工作時具有優(yōu)點的說明。 從圖8看出,在Np 結(jié)構(gòu)(N主p輔)中,當(dāng)前級的輸入達到VDDVtp時,PMOS輔助晶體管就開始給NMOS主晶體管充電。 而在Nn結(jié)構(gòu)中(N主n輔),為了使輔助晶體管

6、激勵,NMOS晶體管的柵壓需從0V上升到Vtn+VBE(注:Vtn是NMOS輔助晶體管的閾電壓,VBE是NMOS主晶體管的體源結(jié)電壓)。 因而,Np 結(jié)構(gòu)的電流驅(qū)動能力比N-n結(jié)構(gòu)強。 中國 無錫 2005年1月16六、其他DTMOS器件圖9 其他類型的SOI DTMOS反相器, (c)公共柵NMOS輔助器件及其漏控制體的SOI DTMOS,(d)漏柵相連后同主晶體管公共柵的DTMOS器件 同(c)的NMOS輔助晶體管的漏連接到主晶體管的漏是不同的,(d)中NMOS輔助晶體管的柵漏一起連到主晶體管柵上,以得到動態(tài)閾值電壓控制。在這種新的DTMOS結(jié)構(gòu)中,主晶體管的體通過輔助晶體管直接受主晶體管控制。由于在主晶體管的柵和體之間加了NMOS輔助晶體管,因而電源電壓可以提高且柵的漏電電流可以得到改善。這種新器件最大的電源電壓可以達到2V。 同(c)比較,(d)閾值電壓更低,而漏極電流更大。此外,(d)的亞閾值行為得到改善而漏電電流降低,而且還可以得到大的有效遷移率。中國 無錫 2005年1月17七、結(jié)語 浮體造成PD SOI MOSFET漏特性曲線的Kink(扭曲)效應(yīng),使SOI CMOS電路,特別是使SOI CMOS摸擬電路的特性變壞。 另一方面,體作為一

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論