VIVADO設(shè)計(jì)工具使用方法

1、 硬件部Vivado使用方法一、軟件安裝二、建立工程三、建立仿真環(huán)境四、為工程添加約束五、綜合、布局布線和生成bit文件六、debug一、軟件安裝一、軟件安裝一、軟件安裝一、軟件安裝一、軟件安裝二、建立工程二、建立工程二、建立工程二、建立工程二、建立工程二、建立工程添加一個(gè)模塊設(shè)計(jì)二、建立工程添加模塊設(shè)計(jì)后，在設(shè)計(jì)區(qū)域提示添加IP，點(diǎn)擊“add IP”添加IP或者點(diǎn)擊工具欄圖標(biāo)添加添加IP二、建立工程在IP搜索欄輸入Ipcore的名稱可以幫助我們快速找到需要添加的IPcore二、建立工程添加IP core后工具自動(dòng)提示添加外設(shè)連線，可以根據(jù)工具提示自動(dòng)完成模塊之間的連接。二、建立工程對(duì)外部的接

2、口和總線可以點(diǎn)擊模塊總線接后，拖動(dòng)一下，然后點(diǎn)擊右鍵，選擇make external為總線提供外部端口，選擇creat port為總線或者單個(gè)信號(hào)線添加外部接口。二、建立工程完成模塊化設(shè)計(jì)后，點(diǎn)擊validat design快捷工具圖標(biāo)對(duì)設(shè)計(jì)進(jìn)行錯(cuò)誤檢查二、建立工程為工程添加HDL代碼，點(diǎn)擊Add source添加hdl文件二、建立工程添加HDL文件時(shí)可以選擇creat一個(gè)新的文件也可以add一個(gè)本地已經(jīng)寫好的HDL代碼二、建立工程Creat 一個(gè)新的模塊，需要在對(duì)話框內(nèi)添加模塊名稱，并且可以選擇性的在下面添加主要的端口名稱和屬性二、建立工程當(dāng)模塊化設(shè)計(jì)完成后，如果此模塊僅是一個(gè)工程中的子模塊

3、，我們需要將模塊化設(shè)計(jì)的模塊creat出一個(gè)HDL文件，然后添加到工程文件下面，并在頂層中調(diào)用此模塊三、建立仿真環(huán)境 在對(duì)設(shè)計(jì)好的工程進(jìn)行仿真的時(shí)候可以使用vivado自帶的仿真工具仿真也可以使用第三方仿真工具仿真。使用vivado自帶仿真工具仿真時(shí)只需要編寫測(cè)試激勵(lì)就可以直接利用vivado進(jìn)行仿真。當(dāng)使用modelsim等第三方仿真工具仿真時(shí)，我們需要提前對(duì)xilinx的仿真庫(kù)進(jìn)行編譯。 在vivado中編譯仿真庫(kù)和ISE稍有不同，ISE提供的可視化的庫(kù)文件編譯環(huán)境，而在vivado設(shè)計(jì)環(huán)境下，編譯仿真庫(kù)需要使用TCL腳本進(jìn)行編譯。三、建立仿真環(huán)境 在tcl命令窗口，我們敲入help可以獲

4、得關(guān)于vivado軟件操作的幫助說明。 此時(shí)我們先輸入help，然后在給出的幫助主題中選擇simulation主題繼續(xù)查找?guī)椭Ｔ趕imulation主題下給出的幫助包括添加文件，編譯仿真庫(kù)和配置編譯仿真文件等等多個(gè)幫助主題，我們選擇編譯仿真庫(kù)主題。三、建立仿真環(huán)境 輸入幫助命令后，vivado將在提示欄給出詳細(xì)的庫(kù)文件編譯命令和需要編譯的所有xilinx庫(kù)文件名等信息。我們可以根據(jù)需求進(jìn)行庫(kù)文件編譯，例如如下編譯方式：compile_simlib -directory C:/Xilinx_vivado/XLX_LIB_FOR_MODELSIM/VIVADO_2014 -simulator m

5、odelsim -family zynq -family virtex7 -family kintex7 -family artix7 -library all -language all三、建立仿真環(huán)境 在完成庫(kù)文件編譯后，我們就可以對(duì)modelsim的配置文件根據(jù)庫(kù)文件編譯的結(jié)果進(jìn)行修改，將modelsim中配置文件增加xilinx庫(kù)名稱和庫(kù)文件路徑。 在編譯完成仿真庫(kù)后，使用vivado調(diào)用modelsim的方式進(jìn)行仿真，需要在vivado軟件中指定仿真工具和仿真庫(kù)文件的路徑。也可以自己編寫腳本利用腳本啟動(dòng)modelsim進(jìn)行仿真。三、建立仿真環(huán)境Vivado調(diào)用modelsim仿真時(shí)，

6、指定仿真工具所在的路徑三、建立仿真環(huán)境對(duì)仿真工具和仿真庫(kù)文件路徑進(jìn)行設(shè)定三、建立仿真環(huán)境完成庫(kù)文件編譯和對(duì)vivado的設(shè)置后，可以點(diǎn)run simulation并選擇需要的仿真方式對(duì)自己的設(shè)計(jì)代碼進(jìn)行仿真驗(yàn)證四、為工程添加約束1、使用xdc文件添加約束2、使用vivado提供的約束工具添加約束1、使用XDC文件添加約束當(dāng)所有功能模塊的文件的代碼編寫完成后我們需要對(duì)我們的設(shè)計(jì)添加各種約束文件，約束文件包括管教約束，時(shí)序約束和區(qū)域約束。添加約束文件可以通過直接編寫約束文件完成也可以利用vivado提供的添加窗口完成。1、使用XDC文件添加約束添加約束文件可以選擇creat一個(gè)新的約束文件也可以選

7、擇添加原有約束文件1、使用XDC文件添加約束添加好文件后，可以打開文件進(jìn)行編輯，進(jìn)行時(shí)序約束、管腳約束和區(qū)域約束2、使用軟件約束工具添加約束Vivado除為我們提供了添加約束文件的方法來為工程添加約束外，還提供了窗口界面操作的辦法來提供約束，我們可以通過點(diǎn)擊implementation design下面的各個(gè)功能按鈕來添加約束。2、使用軟件約束工具添加約束1）添加時(shí)序約束2、使用軟件約束工具添加約束1）添加時(shí)序約束 2）添加管腳約束2、使用軟件約束工具添加約束2、使用軟件約束工具添加約束 2）添加管腳約束2、使用軟件約束工具添加約束 3）添加區(qū)域約束五、綜合、布局布線和生成bit文件 當(dāng)完成代

8、碼和必要的約束后，我們就可以開始進(jìn)行編譯綜合和實(shí)現(xiàn)了。完成這些只需要按照vivado開發(fā)工具提供的流程逐步進(jìn)行即可。也可以通過TCL腳本輸入命令控制。六、debug 在對(duì)程序進(jìn)行debug時(shí)，vivado為我們提供了ILA工具，他和ISE下的chipscope同樣可以用JTAG的方式讓我們看到芯片內(nèi)部的信號(hào)。他的啟動(dòng)方式和使用方法和chipscope略有不同。 ILA工具允許我們?cè)诖a中標(biāo)注debug時(shí)觀測(cè)的信號(hào)，在代碼中聲明為”DEBUG”,即使沒有連接到其他模塊，也不會(huì)被優(yōu)化掉。這樣方便我們添加和找到需要觀察的信號(hào)。 ILA也可以和chipscope一樣在完成綜合后，查找信號(hào)并添加到ILA中。 除此之外ILA可以允許添加多個(gè)采樣時(shí)鐘，對(duì)不同組觀測(cè)信號(hào)一起在vivado下編譯。這樣可以提高debug時(shí)的工作效率。 六、debug啟動(dòng)代碼模塊，并搜索關(guān)鍵字，將關(guān)鍵字插入代碼中。六、debug啟動(dòng)set up debug六、debug被標(biāo)注debug關(guān)鍵字的信號(hào)將出現(xiàn)在這個(gè)對(duì)話框內(nèi)。如果我們漏填信號(hào)或者多填了信號(hào)我們可以點(diǎn)擊add/remove nets 按鈕，在彈出的對(duì)話框內(nèi)繼續(xù)對(duì)debug信號(hào)進(jìn)行編輯。對(duì)符合的信號(hào)我們需要選定采樣時(shí)鐘。六、debug六