CB相關設計策略方案和技巧

1、CB相關設計策略方案和技巧概述概述 PCB設計主要包括: 一. 信號完整性設計 二. 工藝及結構設計 三. 熱設計 一一 信號完整性設計信號完整性設計 信號完整性設計：即是對信號質量的控制,它在很大程度上決定著整個電路板性能的好壞,產品的正常功能能否實現(xiàn)、可靠性問題、EMC能否達標都是此設計階段的主要任務。主要考慮的方面：1、電路板層數的設計2、混合信號的分區(qū)設計3、地線的設計4、去藕和旁路電容設計5、布線設計電路板的層數設計電路板的層數設計電路板的層數設計要考慮到電氣性能、器件密度、成本和結構等各方面的要求。設計師需要綜合考慮來取得折中方案?！拔逦濉币?guī)則：即時鐘頻率大于MHz或者脈沖上升時間

2、小于ns，宜于選擇多層電路板。（）Vcc、GND的層數單板電源的層數由其種類數量決定：對于單一電源供電的PCB，一個電源平面足夠了；對于多種電源，若互不交錯，可考慮采取電源層分割（保證相鄰層的關鍵信號布線不跨分割區(qū)）；對于電源相互交錯的單板，則必須考慮采用2個或以上的電源平面。對于地的層數要考慮：元件面下面（第2層或倒數第2層）有相對完整的地平面。高頻、高速、時鐘等關鍵信號有一相鄰地平面。關鍵電源應與其對應地平面相鄰。從屏蔽的角度考慮，地平面一般均作了接地處理，并作為基準電平參考點，其屏蔽效果遠遠優(yōu)于電源平面。因此，在選擇參考平面時，應優(yōu)選地平面。（）電源層、地層、信號層的相對位置單板層的排布

3、一般原則：元件面下面（第二層）為地平面，提供器件屏蔽層以及為頂層布線提供參考平面。所有信號層盡可能與地平面相鄰。盡量避免兩信號層直接相鄰。主電源盡可能與其對應地相鄰。兼顧層壓結構對稱。原則：一般電源層敷銅要內縮于地層，即電源層到板邊的距離要比地層到板邊的距離大（指的是電源層到相應地層的層間厚度）四層板，優(yōu)選方案1方案為現(xiàn)行四層PCB的主選層設置方案，在元件面下有一地平面，關鍵信號優(yōu)選布TOP層。 例至于層厚設置，有以下建議： 滿足阻抗控制 芯板（GND到POWER）不宜過厚，以降低電 源到地平面的分布阻抗，保證電源平面的去耦效果六層板，優(yōu)選方案3 對于六層板，優(yōu)先考慮方案3，優(yōu)選布線層S2，其

4、次S3、S1。主電源及其對應的地布在4、5層。 層厚設置時，增大S2-P之間的間距，縮小P-G2之間的間距（相應縮小G1-S2層之間的間距），以減小電源平面的阻抗，減少電源對S2的影響。在成本要求較高時，可采用方案1，優(yōu)選布線層S1、S2，其次S3、S4 。與方案1相比，方案2保證了電源、地平面相鄰，減少電源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有較好的參考平面。對于局部、少量信號要求較高的場合，方案4比方案3更合適，它能提供極佳的布線層S2。（注：S信號層，P電源層，G地層）混合信號混合信號PCB的分區(qū)設計的分區(qū)設計 混合信號電路PCB的設計很復雜，元器件的局、布線以及電源和

5、地線的處理將直接影響到電路性能和電磁兼容性能。 如何降低數字信號和模擬信號間的相互干擾呢 ？在設計之前必須了解電磁兼容(EMC)的兩個基本原則：第一個原則是盡可能減小電流環(huán)路的面積；第二個原則是系統(tǒng)只采用一個參考面。 相反，如果系統(tǒng)存在兩個參考面，就可能形成一個偶極天線(注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比) ；而如果信號不能通過盡可能小的環(huán)路返回，就可能形 成一個大的環(huán)狀天線(注：小型環(huán)狀天線的輻射大小與環(huán)路面積、流過環(huán)路的電流大小以及頻率的平方成正比)。在設計中要盡可能避免這兩種情況 。 一種建議將混合信號電路板上的數字地和模擬地分割開，這樣能實現(xiàn)數字地和模擬

6、地之間的隔離。盡管這種方法可行，但是存在很多潛在的問題，在復雜的大型系統(tǒng)中問題尤其突出。最關鍵的問題是不能跨越分割間隙布線，一旦跨越了分割間隙布線，電磁輻射和信號串擾都會急劇增加。在PCB設計中最常見的問題就是信號線跨越分割地或電源而產生EMI問題。 例如圖1所示，我們采用上述分割方法，而且信號線跨越了兩個地之間的間隙，在這種情況下當把分割地在電源處連接在一起時，將形成一個非常大的電流環(huán)路。流經大環(huán)路的高頻電流會產生輻射和很高的地電感，如果流過大環(huán)路的是低電平模擬電流，該電流很容易受到外部信干擾。另外，模擬地和數字地通過一根長導線連接在一起會構成偶極天線。圖方法一：如果必須對地線層進行分割，而

7、且必須通過分割之間的間隙布線，可以先在被分割的地之間進行單點連接，形成兩個地之間的連接橋，然后通過該連接橋布線。這樣，在每一個信號線的下方都能夠提供一個直接的電流回流路徑，從而使形成的環(huán)路面積很小。如圖所示。 圖方法二：采用光隔離器件或變壓器也能實現(xiàn)信號跨越分割間隙。對于前者，跨越分割間隙的是光信號；對于后者，跨越分割間隙的是磁場。 方法三：采用差分信號， 信號從一條線流入從另外一條信號線返回，這種情況下不需要地作為回流路徑。 方法四：PCB設計采用統(tǒng)一地，通過數字電路和模擬電路分區(qū)以及合適的信號布線，避免了地分割帶來的潛在的麻煩在這種情況下元器件的布局和分區(qū)就成為決定設計優(yōu)劣的關鍵。如果布局

8、布線合理，數字地電流將限制在電路板的數字部分，不會干擾模擬信號。 要深入探討數字信號對模擬信號的干擾必須先了解高頻電流的特性。許多設計工程師僅僅考慮信號電流從哪兒流過，而忽略了電流的具體路徑。高頻電流總是選擇阻抗最小(電感最低)，直接位于信號下方的路徑，因此返回電流會流過鄰近的電路層，而無論這個臨近層是電源層還是地線層。 由此可以得知，只有將數字信號布線在電路板的模擬部分之上或者將模擬信號布線在電路板的數字部分之上時，才會出現(xiàn)數字信號對模擬信號的干擾。 在實際工作中一般傾向于使用統(tǒng)一地，而將PCB分區(qū)為模擬部分和數字部分。模擬信號在電路板所有層的模擬區(qū)內布線，而數字信號在數字電路區(qū)內布線。 如

9、果系統(tǒng)僅有一個A/D轉換器， 如圖中所示，將地分割開，在A/D轉換器下面把模擬地和數字地部分連接在一起。采取該方法時，必須保證兩個地之間的連接橋寬度與IC等寬，并且任何信號線都不能跨越分割間隙。 圖如果系統(tǒng)中A/D轉換器較多，例如10個A/D轉換器，如果在每一個A/D轉換器的下面都將模擬地和數字地連接在一起，則產生多點相連，模擬地和數字地之間的隔離就毫無意義。而如果不這樣連接，就違反了廠商的要求。（大多數的A/D廠商會建議將AGND和DGND圖管腳通過最短的引線連接到同一個低阻抗的地上) 。最好的辦法就是一開始就使用統(tǒng)一地。如圖所示將統(tǒng)一的地分為模擬部分和數字部分。地線設計地線設計（）正確選擇

10、單點接地和多點接地低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地。 當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在110MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。 （）盡量加粗接地線 若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩(wěn)，抗噪聲性能變壞。因此應將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。如有可能，接地線的寬度應大于3mm。（一般情況下，地線寬度電源線寬度信號線寬度）

11、（）地線與電源線應配合布置，彼此盡量靠近和平行圖在此電路板上，使用不同的路線來布電源線和地線，由于這種不恰當配合，電路板的電子元器件和線路受電磁干擾的可能性比較大。 例圖圖在此單面板中，到電路板上器件的電源線和地線彼此靠近。此電路板中電源線和地線的配合比圖中恰當。電路板中電子元器件和線路受電磁干擾(EMI)的可能性降低了倍或約54倍 圖（）將接地線構成閉環(huán)路設計只由數字電路組成的印制電路板的地線系統(tǒng)時，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上產生較大的電位差，引起抗噪聲能力下降，若將接地結構

12、成環(huán)路，則會縮小電位差值，提高電子設備的抗噪聲能力。（注意：模擬電路不能采用此方法。）去耦或旁路電容配置去耦或旁路電容配置 在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對于數字和模擬設計來說都屬于常識。（作用不同，但用法一致。）其配置規(guī)則如下： （）電源輸入端跨接一個10100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。（）為每個集成電路芯片配置一個的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每410個芯片配置一個110uF鉭電解電容器。 （）對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（

13、Vcc）和地線（GND）間直接接入去耦電容。（）去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。此外，還應注意以下兩點：（1）在印制板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取12K，C取47uF。（2）CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。 （）PCBPCB設計產生的寄生元件設計產生的寄生元件PCBPCB設計中很容易形成可能產生問題的兩種基本設計中很容易形成可能產生問題的兩種基本寄生元件：寄生電容和寄生電感。設計電路板時，寄生元件：寄生電容和寄生電感。設計電路板時，放置兩條彼此靠近的走線

14、就會產生寄生電容。分兩放置兩條彼此靠近的走線就會產生寄生電容。分兩種情況：在不同的兩層，將一條走線放置在另一條種情況：在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放置在另走線的上方；或者在同一層，將一條走線放置在另一條走線的旁邊，如圖所示。在這兩種走線配置一條走線的旁邊，如圖所示。在這兩種走線配置中，一條走線上電壓隨時間的變化中，一條走線上電壓隨時間的變化(dV/dt)(dV/dt)可能在可能在另另一條走線上產生電流。如果另一條走線是高阻抗的一條走線上產生電流。如果另一條走線是高阻抗的，電場產生的電流將轉化為電壓。，電場產生的電流將轉化為電壓。 PCBPCB布線設計

15、布線設計 圖大家可以根據圖中的公式自己計算出實際工作電路中耦合電流是多大電路板中寄生電感產生的原理與寄生電容形成的原理類似。一條走線上電流隨時間的變化(dI/dt)，由于這條走線的感抗，會在同一條走線上產生電壓；并由于互感的存在，會在另一條走線上產生成比例的電流。如果在第一條走線上的電壓變化足夠大，干擾可能會降低數字電路的電壓容限而產生誤差。這種現(xiàn)象在數字電路中比較常見，因為數字電路中存在較大的瞬時開關電流。 圖如果不注意走線的放置，PCB中的走線可能產生線路感抗和互感。這種寄生電感對于包含數字開關電路的電路運行是非常有害的。 有兩種辦法可以減少上述寄生元件問題：最常用的技術是根據電容的方程，

16、改變走線之間 的尺寸。即增加兩條走線的距離d和減少走線的 長度。另一種技術是在這兩條走線之間布地線。地線是 低阻抗的，而且添加這樣的另外一條走線將削弱 產生干擾的電場。（）信號線最短原則愈是重要和敏感的信號，其器件之間的連線愈要短。盡量減少印制導線的不連續(xù)性，導線寬度不要突變，導線拐彎處一般取鈍角或圓弧形，因為直角或夾角在高頻電路中會影響電氣性能。禁止環(huán)狀走線。 （）環(huán)路最小原則信號線與其回路構成的環(huán)面積要盡可能的小，環(huán)面積越小，對外輻射越少，接收外界的干擾也小。 （）布線優(yōu)先次序關鍵信號線優(yōu)先：電源、模擬小信號，高速信號，時鐘信號和同步信號等關鍵信號優(yōu)先布線。密度優(yōu)先原則：從單板上連接關系最

17、復雜的器件著手布線，從單板上連線最密集的區(qū)域開始布線。（ ）自動布線 在布線質量滿足設計要求的情況下，可使用自動布線器以提高工作效率，在自動布線前應完成以下工作：自動布線控制為了更好的控制布線質量，一般在運行前要詳細定義布線規(guī)則，這些規(guī)則可以在軟件的圖形界面內進行定義，但軟件提供了更好的控制方法，即針對設計情況，寫出自動布線控制文件，軟件在該文件控制下運行。二工藝及結構設計PCB在考慮電設計的基礎上，要考慮滿足工藝與結構要求。元件放置的方向性（）元器件放置方向考慮布線，裝配，焊接和維修的要求后，盡量統(tǒng)一。在PBA 上的元件盡量要求有統(tǒng)一的方向，有正負極型的元件也要有統(tǒng)一的方向。（）對采用波峰焊

18、工藝的PCB板，DIP器件軸向與波峰焊傳送方向垂直，阻、容件軸向要與傳送方向垂直， 排阻及 SOP（PIN間距大于等于）元器件軸向與傳送方向平行；PIN間距小于(50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊；見圖。 圖圖示插件與貼片過波峰焊的布局要求元件距離BGA與相鄰元件的距離5mm；其他貼片元件相互間的距離；貼裝元件焊盤外側與相鄰插裝元件的外側距離2mm。圖10圖11焊盤設計焊盤設計必須參照元器件技術資料上提供的元器件尺寸參數或參考焊盤來設計，一般遵循如下規(guī)則：片式分立元件（電阻、電容、電感、單片二極管等）的焊盤形狀需與元件焊接面的形狀一致，焊盤內距要小于元件端電極的

19、內距，焊盤外距要大于元件端電極的外距約0.52mm，焊盤寬度等于或略大于元件端電極的寬度。片式小外形封裝晶體管的焊盤間的中心矩必須與器件引線間的中心矩相等，焊盤內距要小于引腳內距，焊盤外距要大于引腳外距，焊盤形狀亦需與焊接面一致。IC類元件焊盤中心矩必須與器件引線的中心矩相等，焊盤寬度等于或略大于引腳寬度，焊盤內距小于引腳內距，焊盤外距要大于引腳外距。 對于手工插件元器件，焊盤通孔一般大于元件引腳（特殊情況可以達到） 。 引腳外徑/mm0.50.60.70.80.81.01.01.21.21.41.41.6孔徑/mm0.80.90.91.01.01.21.21.41.41.61.71.9焊盤外

20、徑/mm22.522.533.53.5444.5表一元件引腳外徑與焊盤孔徑關系表 大面積導體中連接腿的處理大面積導體中連接腿的處理此問題在我部生產過程中造成的焊接不良現(xiàn)象比較常見，故單獨拿出來講。 在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：焊接需要大功率加熱器。容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的

21、處理相同。例差的設計：好的設計：線寬和線間距的設置線寬和線間距的設置要考慮的因素:單板的密度。板的密度越高，傾向于使用更細的線寬和更窄的間隙。信號的電流強度。當信號的平均電流較大時，應考慮布線寬度所能承載的電流。線寬可參考以下數據：PCB設計時銅箔厚度，走線寬度和電流的關系，不同厚度，不同寬度的銅箔的載流量見表2。表中的數據均為溫度在10下的線路電流承載值。也可以使用經驗公式計算：線寬(W)=電流(I)。電流承載值與線路上的元器件數量/焊盤以及過孔都有關系。 銅皮厚度35um銅皮厚度50um銅皮厚度70um銅皮t=10銅皮t=10銅皮t=10 寬度mm 電流A 寬度mm 電流A 寬度mm 電流

22、A 0.15 0.20 0.15 0.50 0.15 0.70 0.20 0.55 0.20 0.70 0.20 0.90 0.30 0.80 0.30 1.10 0.30 1.30 0.40 1.10 0.40 1.35 0.40 1.70 0.50 1.35 0.50 1.70 0.50 2.00 0.60 1.60 0.60 1.90 0.60 2.30 0.80 2.00 0.80 2.40 0.80 2.80 1.00 2.30 1.00 2.60 1.00 3.20 1.20 2.70 1.20 3.00 1.20 3.60 1.50 3.20 1.50 3.50 1.50 4.2

23、0 2.00 4.00 2.00 4.30 2.00 5.10 2.50 4.50 2.50 5.10 2.50 6.00 注1：用銅皮作導線通過大電流時，銅箔寬度的載流量應參考表中的數值降額50%去選擇慮；注2：在PCB設計加工中，常用OZ（盎司）作為銅皮厚度的單位，1OZ銅厚的定義為1平方英尺面積內銅箔的重量為一盎，對應的物理厚度為35um；2OZ銅厚為70um。電路工作電壓：線間距的設置應考慮其介電強度?？煽啃砸蟆？煽啃砸蟾邥r，傾向于使用較寬的布線和較大的間距。PCB加工技術限制，見表 。國內國際先進水平推薦使用最小線寬/間距6mil/6mil4mil/4mil極限最小線寬/間距4mil/6mil2mil/2mil注：推薦使用最小線寬/間距為：8mil/8mil表6拼板設計要求拼板的尺寸不可太大，也不可太小，應以制造裝配和測試過程便于加工，不產生較大變形為宜。拼板的工藝夾持邊和安裝工藝應由PCB板的制造和安裝工藝來確定。每塊拼板上應設計光學定位點和定位孔。需要確定盡量不要變動。特殊器件布局（）某些元器件或導線之間可能有較高的電差位，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試