數(shù)字電子技術基礎 第四版 課后答案7

1、第七章 半導體存儲器題7.1 存儲器和寄存器在電路結構和工作原理上有何不同？解 參見第7.1節(jié)。題7.2 動態(tài)存儲器和靜態(tài)存儲器在電路結構和讀/寫操作上有何不同？解 參見第節(jié)和第節(jié)。題7.3 某臺計算機的內存儲器設置有32位的地址線，16位并行數(shù)據(jù)輸入/輸出端，試計算它的最大存儲量是多少？解 最大存儲量為232×16=210×210×210×26=1K×1K×1K×26=64G題7.4 試用4片2114（1024×4位的RAM）和3線-8線譯碼器74LS138（見圖）組成4096×4位的RAM。解 見圖A

2、7.4。 題7.5 試用16片2114（1024×4位的RAM）和3線-8線譯碼器74LS138（見圖）接成一個8K×8位的RAM。解 見圖A7.5。題7.6 已知ROM的數(shù)據(jù)表如表P7.6所示，若將地址輸入A3A2A1A0作為4個輸入邏輯變量，將數(shù)據(jù)輸出D3D2D1D0作為函數(shù)輸出，試寫出輸出與輸入間的邏輯函數(shù)式。表P7.6地址輸入數(shù)據(jù)輸出地址輸入數(shù)據(jù)輸出A3A2A1A0D3D2D1D0A3A2A1A0D3D2D1D0000000010010001101000101011001110001001000100100001001000100100010001001101010

3、11110011011110111100100100010010000100100010000001解 D3= D2= + D1=D0=題7.7 圖P7.7是一個16×4位的ROM，A3、A2、A1、A0為地址輸入，D3、D2、D1、D 0是數(shù)據(jù)輸出，若將D3、D2、D1、D0視為A3、A2、A1、A0的邏輯函數(shù)，試寫出D3、D2、D1、D0的邏輯函數(shù)式。解 題7.8 用16×4位的ROM設計一個將兩個2位二進制數(shù)相乘的乘法器電路，列出ROM的數(shù)據(jù)表，畫出存儲矩陣的點陣圖。解 設兩個2位二進制數(shù)為A1A0和B1B0乘積為D3D2D1D0。依題意可列出ROM的數(shù)據(jù)表，如表A7

4、.8所示。表A7.8地址數(shù)據(jù)地址數(shù)據(jù)A3 A2 A1 A0(A1)(A0)(B1)(B0)D3D2D1D0A3 A2 A1 A0(A1)(A0)(B1)(B0)D3D2D1D000000001001000110100010101100111000000000000000000000001001000111000100110101011110011011110111100000010010001100000001101101001 由表A7.8可畫出存儲矩陣的點陣圖，如圖A7.8所示。題7.9 用ROM設計一個組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù) 列出ROM應有的數(shù)據(jù)表，畫出存儲矩陣的點陣圖。

5、解 將函數(shù)化為最小項之和形成后得到 ROM的存儲矩陣如圖A7.9。題7.10 用一片256×8位的RAM產(chǎn)生如下一組組合邏輯函數(shù) 列出RAM的數(shù)據(jù)表，畫出電路的連接圖，標明各輸入變量與輸出函數(shù)的接線端。解 將函數(shù)化為最小項之和后得到將ROM地址的高四位接0，將A、B、C、D接至低四位地址輸入端，取D 5D 0作為Y1Y6輸出。電路連接如圖A7.10所示。題7.11 用兩片1024×8位EPROM接成一個數(shù)碼轉換器，將10位二進制數(shù)轉換成等值的4位二-十進制數(shù)。（1）試畫出電路接線圖，標明輸入和輸出。（2）當?shù)刂份斎階9A8A7A6A5A4A3A2A1A0分別為0000000000、1000000000、1111111111時，兩片EPROM中對應地址中的數(shù)據(jù)各為何值？解 （1）電路接法如圖A7.11。圖A7.11（2） EPROM中對應的數(shù)據(jù)如下表。題7.12 圖P7.12是用16×4位ROM和同步十六進制加法計數(shù)器74LS161組成的脈沖分頻電路，ROM的數(shù)據(jù)表如P7.12所示。試畫出在CP信號連續(xù)作用下D3、D