數(shù)字電路基礎(chǔ) -閻石第五版-第4章VIP

1、.第 四 章組合邏輯電路.4.1 概述4.2 組合邏輯電路的分析和設(shè)計(jì)方法4.3 常用組合邏輯電路4.4 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象教學(xué)內(nèi)容.1.1.組合邏輯電路的分析與設(shè)計(jì)方法組合邏輯電路的分析與設(shè)計(jì)方法2.2.常用組合邏輯模塊的使用常用組合邏輯模塊的使用本章重點(diǎn)本章重點(diǎn).數(shù)字電路數(shù)字電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路 任一時(shí)刻的輸出僅取決于任一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路原來(lái)的該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。狀態(tài)無(wú)關(guān)。 任一時(shí)刻的輸出不僅取決任一時(shí)刻的輸出不僅取決于現(xiàn)時(shí)的輸入，而且還與電路于現(xiàn)時(shí)的輸入，而且還與電路原來(lái)狀態(tài)原來(lái)狀態(tài) 有關(guān)。有關(guān)。4.1 概述概

2、述. 組合邏輯電路在電路結(jié)構(gòu)上不包含存儲(chǔ)單組合邏輯電路在電路結(jié)構(gòu)上不包含存儲(chǔ)單元，僅僅是由各種元，僅僅是由各種門電路門電路組成，組成，.4.2 組合邏輯電路的分析和設(shè)計(jì)方法組合邏輯電路的分析和設(shè)計(jì)方法4.2.1 組合邏輯電路的分析方法組合邏輯電路圖組合邏輯電路圖寫出邏輯表達(dá)式寫出邏輯表達(dá)式分析方法步驟：分析方法步驟：化簡(jiǎn)化簡(jiǎn)說(shuō)明功能說(shuō)明功能列真值表列真值表已知邏輯電路已知邏輯電路說(shuō)明邏輯功能說(shuō)明邏輯功能分分 析析.邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 2 )(1 ABY)(2 BCY)(3 CAYY 2 CABCABY從輸入到輸出逐級(jí)寫出)()()()(3

3、21 CABCABYYYY.最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY 3 4 電路的邏電路的邏輯功能輯功能當(dāng)輸入當(dāng)輸入A、B、C中有中有2 2個(gè)或個(gè)或3 3個(gè)為個(gè)為1 1時(shí)，輸時(shí)，輸出出Y為為1 1，否則，否則輸出輸出Y為為0 0。所。所以這個(gè)電路實(shí)以這個(gè)電路實(shí)際上是一種際上是一種3 3人表決用的組人表決用的組合電路：只要合電路：只要有有2票或票或3票同票同意，表決就通意，表決就通過(guò)。過(guò)。 4 00010111.ABCD)(DBA)(DC)(ACD)(BCD)(CBD)(BD)(CD)()( DCDBA)()()( CBDBCDACD)()( CDBD.解：解：DCDBAD

4、CDBAY )()(2CBDBCDACDCBDBCDACDY )()()(1CDBDCDBDY )()(0. 由真值表知：該電路可用來(lái)判別輸入的由真值表知：該電路可用來(lái)判別輸入的4位二進(jìn)位二進(jìn)制數(shù)數(shù)值的范圍。制數(shù)數(shù)值的范圍。.BACIBA)(CIBA)(ABCIBASABCIBACO)(.這是一個(gè)全這是一個(gè)全加器電路加器電路CIBASABCIBACO)(.形式變換形式變換寫出表達(dá)式寫出表達(dá)式并簡(jiǎn)化并簡(jiǎn)化4.2.2 組合邏輯電路的設(shè)計(jì)方法根據(jù)實(shí)際邏輯問(wèn)題根據(jù)實(shí)際邏輯問(wèn)題最簡(jiǎn)單邏輯電路最簡(jiǎn)單邏輯電路設(shè)設(shè) 計(jì)計(jì)步驟：步驟：確定輸入、輸出確定輸入、輸出列出真值表列出真值表分析題意，將設(shè)計(jì)分析題意，將設(shè)

5、計(jì) 要求轉(zhuǎn)化為邏輯關(guān)要求轉(zhuǎn)化為邏輯關(guān)系，這一步為設(shè)計(jì)系，這一步為設(shè)計(jì)組合邏輯電路的關(guān)鍵組合邏輯電路的關(guān)鍵根據(jù)設(shè)根據(jù)設(shè)計(jì)要求計(jì)要求根據(jù)設(shè)計(jì)所用根據(jù)設(shè)計(jì)所用芯片要求芯片要求畫邏輯電路圖畫邏輯電路圖選擇所需選擇所需門電路門電路.例例1：設(shè)計(jì)三人表決電路（設(shè)計(jì)三人表決電路（A、B、C）。每人）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。用與非門實(shí)現(xiàn)否則不亮。用與非門實(shí)現(xiàn).解解:1.首先指明邏輯符號(hào)取首先指明邏輯符號(hào)取“0”、“1”的含義的含義。三。三個(gè)按鍵個(gè)按鍵A、B、C按下

6、時(shí)為按下時(shí)為“1”，不按時(shí)為，不按時(shí)為“0”。輸出量為輸出量為 L，多數(shù)贊成時(shí)是，多數(shù)贊成時(shí)是“1”，否則是，否則是“0”。.2.根根據(jù)據(jù)題題意意列列出出真真值值表表A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.畫出卡諾圖化簡(jiǎn)：畫出卡諾圖化簡(jiǎn)：ABC000011111011110000ABBCACL= AC + BC + AB.4 4、用與非門實(shí)現(xiàn)邏輯電路、用與非門實(shí)現(xiàn)邏輯電路)()()()( BCACABBCACABLA AB BC CL L.例例4.2.2：解解: :取紅取紅、黃、綠三盞燈

7、分別用、黃、綠三盞燈分別用R、A、G表示，表示，設(shè)燈亮為設(shè)燈亮為“1”1”，不，不亮為亮為“0”0”；故障信號(hào)為輸出變；故障信號(hào)為輸出變量用量用Z Z表示，規(guī)定正常為表示，規(guī)定正常為“0”0”，不正常為不正常為“1”1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真值表、列真值表2、寫邏輯函數(shù)式、寫邏輯函數(shù)式RAGGRAGARAGRGARZ.3、化簡(jiǎn)、化簡(jiǎn)R RAGAG000011111011111000RGRAAGGARRARGAGGARZ.4、畫邏輯圖、畫邏輯圖RARGAGGAR

8、Z.用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn))()()()()( RARGAGGARRARGAGGARZ.用與或非門實(shí)現(xiàn)用與或非門實(shí)現(xiàn)R RAGAG000011111011111000)(GARGARGARZ. 4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路4.3.1 編碼器編碼編碼：用二進(jìn)制代碼來(lái)表示某一信息（文：用二進(jìn)制代碼來(lái)表示某一信息（文字、數(shù)字、符號(hào)）的過(guò)程。字、數(shù)字、符號(hào)）的過(guò)程。 實(shí)現(xiàn)編碼操作的電路稱為實(shí)現(xiàn)編碼操作的電路稱為編碼器編碼器。編編碼碼器器高？低？高？低？碼？碼？.普普通通編編碼碼器器3位二進(jìn)制（位二進(jìn)制（8線線3線）編碼器真值表線）編碼器真值表任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否

9、則輸出將發(fā)生混亂。任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。一、二進(jìn)制編碼器一、二進(jìn)制編碼器輸入端：輸入端：2n輸出端：輸出端：n高電平有效高電平有效.753107632176542IIIIYIIIIYIIIIY圖圖4.3.2.優(yōu)先編碼器優(yōu)先編碼器 在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。編碼時(shí)只對(duì)上編碼信號(hào)。編碼時(shí)只對(duì)優(yōu)先權(quán)優(yōu)先權(quán)最高的進(jìn)行編碼。最高的進(jìn)行編碼。8線線3線優(yōu)先編碼器線優(yōu)先編碼器74LS148邏輯圖（圖邏輯圖（圖4.3.3）。）。選通輸入端選通輸入端選通輸出端選通輸出端擴(kuò)展端擴(kuò)展端.輸輸入入：邏輯：邏輯0(0(低電平）有

10、效低電平）有效輸輸出出：邏輯：邏輯0(0(低電平）有效低電平）有效低電平表示低電平表示“電路工電路工作，但無(wú)編碼輸入作，但無(wú)編碼輸入”低電平表示低電平表示“電路工電路工作，且有編碼輸入作，且有編碼輸入”.例例4.3.1：試用兩片試用兩片74LS148組成組成16線線4線優(yōu)先編碼器。線優(yōu)先編碼器。優(yōu)先權(quán)優(yōu)先權(quán)最高最高 均無(wú)信號(hào)時(shí)，才允許對(duì)均無(wú)信號(hào)時(shí)，才允許對(duì) 輸入信號(hào)編碼。輸入信號(hào)編碼。7A0A15A8A.00101111111001 1 1 11 0 1(1)片處于編碼狀態(tài)片處于編碼狀態(tài),(2)片被封鎖。片被封鎖。.1 1 1 1 1 1 1 110(2)片處于編碼狀態(tài)片處于編碼狀態(tài)11101

11、0010101 11 0 1 0 1.二、二十進(jìn)制編碼器二、二十進(jìn)制編碼器輸入端輸入端10 個(gè)，輸出端個(gè)，輸出端4個(gè)，也稱個(gè)，也稱10線線4線編碼器。線編碼器。集成集成10線線-4線優(yōu)先編碼器線優(yōu)先編碼器輸入輸輸入輸出均低出均低電平有電平有效。效。功能表見(jiàn)功能表見(jiàn)表表3.3.3.4.3.2 譯碼器譯碼譯碼：將二進(jìn)制代碼翻譯成對(duì)應(yīng)的輸出信：將二進(jìn)制代碼翻譯成對(duì)應(yīng)的輸出信號(hào)的過(guò)程號(hào)的過(guò)程.譯碼是編碼的逆過(guò)程譯碼是編碼的逆過(guò)程. 實(shí)現(xiàn)譯碼操作的電路稱為實(shí)現(xiàn)譯碼操作的電路稱為譯碼器譯碼器。 常用的譯碼器有常用的譯碼器有:二進(jìn)制譯碼器二進(jìn)制譯碼器、二二十進(jìn)制譯碼器十進(jìn)制譯碼器、顯示譯碼器顯示譯碼器三類。

12、三類。.一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器 輸入端：輸入端：n 輸出端：輸出端：2n 二進(jìn)制譯碼器的輸入端為二進(jìn)制譯碼器的輸入端為n n個(gè)，則輸出端為個(gè)，則輸出端為2 2n n個(gè)，個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2 2n n個(gè)輸出中只有個(gè)輸出中只有一個(gè)為一個(gè)為1 1（或?yàn)椋ɑ驗(yàn)? 0），其余全為），其余全為0 0（或?yàn)椋ɑ驗(yàn)? 1）。）。. 2 線線 4線譯碼器線譯碼器74LS139 （輸出低電平有效）（輸出低電平有效） 真值表真值表 )(010 AAY)(011 AAY)(012AAY)(013AAY0 0 1 1 1 00 1 1 1 0 11 0 1 0 1

13、 11 1 0 1 1 1 A1A03Y2Y1Y0Y畫關(guān)于畫關(guān)于 的卡諾圖的卡諾圖A1A0011111000Y. 3 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器(3 (3線線-8 -8線譯碼器線譯碼器) )輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號(hào)（高電平有效）個(gè)互斥的信號(hào)（高電平有效）.74HC138集成譯碼器集成譯碼器S=1,譯碼器正常工作譯碼器正常工作100片選輸入端片選輸入端（使能端）（使能端）輸出低電平有效輸出低電平有效地址輸入端地址輸入端.3線線8線譯碼器線譯碼器74HC138功能表功能表.00120)(mAAAY當(dāng)當(dāng)S1=1, =0, =0（即（即S=1）時(shí)，可得輸出）時(shí)，

14、可得輸出2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY.例例4.3.2：試用兩片試用兩片3線線8線譯碼器線譯碼器74HC138組成組成4線線16線譯碼器。線譯碼器。.(1)片工作，片工作，(2)片禁止。若輸入片禁止。若輸入D3D2D1D0=0100時(shí)，時(shí)，譯碼器譯碼器_輸出輸出_。000（1）.(2)片工作，片工作，(1)片禁止。若輸入片禁止。若輸入D3D2D1D0=1101時(shí)，時(shí)，譯碼器譯碼器_輸出輸出_。111（2）.二、二十進(jìn)制譯碼器二、二十進(jìn)制譯碼器輸入端：

15、輸入端：4 輸出端：輸出端：10二二- -十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4 4位二進(jìn)制位二進(jìn)制編碼（編碼（BCDBCD碼），分別用碼），分別用A A3 3、A A2 2、A A1 1、A A0 0表示；輸表示；輸出的是與出的是與1010個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的1010個(gè)信號(hào)，用個(gè)信號(hào)，用Y Y9 9Y Y0 0表示。由于二表示。由于二- -十進(jìn)制譯碼器有十進(jìn)制譯碼器有4 4根輸入線，根輸入線，1010根輸出線，所以又稱為根輸出線，所以又稱為4 4線線-10-10線譯碼器線譯碼器。.集成集成8421 BCD8421 BCD碼譯碼器碼譯碼器74LS42

16、74LS42.三、顯示譯碼器三、顯示譯碼器 用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱為形式直觀地顯示出來(lái)的電路，稱為顯示譯碼器顯示譯碼器。數(shù)字、文字、數(shù)字、文字、符號(hào)代碼符號(hào)代碼譯碼器譯碼器顯示器顯示器. 半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdefg.abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽(yáng)極+VCCabcdefgh.abc

17、defg510510 YaYaYbYbYgYga ab bg g510510 510510 發(fā)光二極管發(fā)光二極管Ya-Yg: Ya-Yg: 控制信號(hào)控制信號(hào)高電平時(shí)高電平時(shí), ,對(duì)應(yīng)的對(duì)應(yīng)的LEDLED亮亮低電平時(shí)低電平時(shí), ,對(duì)應(yīng)的對(duì)應(yīng)的LEDLED滅滅.abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e. BCD BCD七段顯示譯碼器七段顯示譯碼器A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)要設(shè)計(jì)的七段顯示譯碼器要設(shè)計(jì)的七段顯示譯碼器a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg譯譯 碼碼 器器A A

18、3 3A A2 2A A1 1A A0 0b bc cd de ef fg g.十進(jìn)制數(shù)十進(jìn)制數(shù) A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 顯示字形顯示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0

19、1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1

20、0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 .A3A2A1A000110100100111101111111000000001Ya先設(shè)計(jì)輸出先設(shè)計(jì)輸出YaYa的邏輯表示式及電路圖的邏輯表示式及電路圖)(02130123AAAAAAAAYa.七段顯示譯碼器七段顯示譯碼器7448引腳排列圖引腳排列圖燈測(cè)試輸入燈測(cè)試輸入滅零輸入滅零輸入滅燈輸入滅零輸出滅燈輸入滅零輸出.圖4.3.18 用7448驅(qū)動(dòng)BS201的連接方法.RBIRBI和和RBORBO配合使用，可使多位數(shù)字顯示時(shí)配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的的最高位及小數(shù)點(diǎn)后最低位

21、的0 0不顯示不顯示0 0 0 6 7 . 9 0 00 0 0 6 7 . 9 0 0.四、譯碼器的應(yīng)用四、譯碼器的應(yīng)用 例例4.3.3：試用試用3線線8線譯碼器線譯碼器74HC138設(shè)計(jì)一個(gè)多輸設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出邏輯函數(shù)式為出的組合邏輯電路。輸出邏輯函數(shù)式為ABCCBCBAZCBABAZCBABCZCBABCACAZ4321.解：解：化為最小項(xiàng)之和的形式：化為最小項(xiàng)之和的形式：ABCCBACBACBAZCBACBABCAZCBABCAABCZCBABCACBACABZ4321.當(dāng)當(dāng)S1=1, S2=S3=0時(shí)時(shí),令令A(yù)2=A, A1=B, A0=C ,則則 )()()()(

22、74207420473273237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ.畫電路圖畫電路圖.例：例：分析下圖電路邏輯功能。分析下圖電路邏輯功能。.解：解：ABCIICBAIBCACIBAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ 01201201201201201201201274211)()()()()(ABCIIABCCIBABCIAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ 01201201201201201201201276532)()()()()(.ABCIICBAIBCACIBAZ1ABCIIA

23、BCCIBABCIAZ2這是一個(gè)全這是一個(gè)全加器電路加器電路.4.3.3 數(shù)據(jù)分配器與數(shù)據(jù)選擇器定義定義：將公共數(shù)據(jù)線上的信號(hào)根據(jù)需要送到多個(gè)：將公共數(shù)據(jù)線上的信號(hào)根據(jù)需要送到多個(gè) 不同通道上去的邏輯電路。不同通道上去的邏輯電路。 一、數(shù)據(jù)分配器一、數(shù)據(jù)分配器框圖：框圖：輸入端輸入端:1個(gè)個(gè)輸出端輸出端:2n個(gè)個(gè).由由74HC138構(gòu)成的構(gòu)成的1 1路路-8-8路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)輸入端數(shù)據(jù)輸入端地址輸入端地址輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端.二、數(shù)據(jù)選擇器二、數(shù)據(jù)選擇器 定義定義：根據(jù)需要將多路信號(hào)中選擇一路送到公共：根據(jù)需要將多路信號(hào)中選擇一路送到公共數(shù)據(jù)線上的邏輯電路數(shù)據(jù)線上的邏輯電路

24、(又稱又稱多路開(kāi)關(guān)多路開(kāi)關(guān)).n位通道選擇信號(hào)位通道選擇信號(hào)數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D1D2D2n-1Y輸入端：輸入端：2n個(gè)個(gè)輸出端：輸出端：1個(gè)個(gè).1 1、2 2選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 A F 0 0 D0 0 1 1 D1 1集成化集成化 D0 0D1 1FA10ADDAF1 1& & &D0 0D1 1A 1 1F輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)輸出數(shù) 據(jù)據(jù)控制信號(hào)控制信號(hào) .輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3真值表真值表地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從路輸入中由地址碼決定從路輸入

25、中選擇哪路輸出。選擇哪路輸出。2 2、4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器.A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0 0A0 0D3 3D2D1A1 1Y即：即：301201101001DAADAADAADAAY.型號(hào)型號(hào): :74HC153 雙雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器集成電路數(shù)據(jù)選擇器 選通控制端選通控制端S S為低電平有效，即為低電平有效，即S S=0=0時(shí)芯片被選時(shí)芯片被選中，處于工作狀態(tài)；中，處于工作狀態(tài)；S S=1=1時(shí)芯片被禁止，時(shí)芯片被禁止，Y00。輸出輸出輸入輸入A1A0Y11 10 00 0 00 0 00

26、1 00 1 01 0 01 0 01 1 01 1 0D10D11D12D131()()()(SDAADAADAADAA()()()(SDAADAADAADAAY.集成集成8 8選選1 1數(shù)據(jù)選擇數(shù)據(jù)選擇器器74HC15170126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY0S.74HC151的的真真值值表表.擴(kuò)展擴(kuò)展: :例例4.3.4用雙用雙4選選1數(shù)數(shù)據(jù)選擇器構(gòu)據(jù)選擇器構(gòu)成成8選選1數(shù)據(jù)數(shù)據(jù)選擇器選

27、擇器.A2=0時(shí)，上邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)時(shí)，上邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D0D3選選擇一路輸出；擇一路輸出；A2=1時(shí)，下邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)時(shí)，下邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D4D7選選擇一路輸出。擇一路輸出。.2片片8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151構(gòu)成構(gòu)成16選選1的數(shù)據(jù)選擇器的數(shù)據(jù)選擇器.用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路步驟：步驟：1.列出所求邏輯函數(shù)的真值表，寫出其最小項(xiàng)表達(dá)式。列出所求邏輯函數(shù)的真值表，寫出其最小項(xiàng)表達(dá)式。2.根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。3.對(duì)照比較所求邏輯函數(shù)式和數(shù)據(jù)

28、選擇器的輸出表達(dá)式對(duì)照比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式確定選擇器輸入變量的表達(dá)式或取值。確定選擇器輸入變量的表達(dá)式或取值。4.按照求出的表達(dá)式或取值連接電路，畫電路連線圖。按照求出的表達(dá)式或取值連接電路，畫電路連線圖。.確定數(shù)據(jù)選擇器確定數(shù)據(jù)選擇器確定地址變量確定地址變量 2 1 ABCBACBALn個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A1=A、A0=B邏輯函數(shù)邏輯函數(shù) 1 選用選用74HC153 2 74HC153有兩個(gè)地址變量。.求求Di 3 （1）公式法）公式法函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：1001010101 AAAA

29、CAACAAABCBACBAL4選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：301201101001DAADAADAADAAY比較L和Y，得：103210DDCDCD、 3 .畫連線圖畫連線圖 4 4 .求求Di的的方法方法（2）真值表法）真值表法miA B CLm00 0 00 0 101m10 1 00 1 110m21 0 01 0 100m31 1 01 1 111C=1時(shí)時(shí)L=1，故故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0時(shí)時(shí)L=1，故故D1=CABCBACBAL.求求Di的的方法方法（3）圖形法）圖形法 AB C000111100011011010D0D1D3D210321

30、0DDCDCD、ABCBACBAL.解：解：BCAACCBAZ例例4.3.6BCAABCCBACBABCAACCBAZ對(duì)照對(duì)照74HC151輸出表達(dá)式，求輸出表達(dá)式，求Di寫出最小項(xiàng)表達(dá)式寫出最小項(xiàng)表達(dá)式 選用選用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151，當(dāng)，當(dāng)S=0時(shí)，時(shí)， 令令A(yù)2=A、A1=B 、A0=C,代入上式得：代入上式得：012012012012AAAAAAAAAAAAZ70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY.比較比較L和和Y，得：，得：101010017

31、6543210DDDDDDDD、畫連線圖畫連線圖.另解另解:寫出最小項(xiàng)表達(dá)式寫出最小項(xiàng)表達(dá)式選用雙選用雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC153其中的一半，其中的一半，當(dāng)當(dāng)S1=0時(shí)，令時(shí)，令A(yù)1=A、A0=B,代入上式得：代入上式得：CAACAACAACAAZ01010101對(duì)照對(duì)照74HC153輸出表達(dá)式，求輸出表達(dá)式，求Di可得：可得： D10C D11C D12=C D13=C BCAABCCBACBABCAACCBA()()()(SDAADAADAADAAY.畫連線圖畫連線圖.例例4.3.5（例（例4.2.2交通燈監(jiān)視電交通燈監(jiān)視電 路）：路

32、）：解解: :取紅取紅、黃、綠三盞燈分別用、黃、綠三盞燈分別用R、A、G表示，表示，設(shè)燈亮為設(shè)燈亮為“1”1”，不，不亮為亮為“0”0”；故障信號(hào)為輸出變；故障信號(hào)為輸出變量用量用Z Z表示，規(guī)定正常為表示，規(guī)定正常為“0”0”，不正常為不正常為“1”1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表列真值表 寫邏輯函數(shù)式寫邏輯函數(shù)式RAGGRAGARAGRGARZ.GAAGAAGAAGAAGAAZ0101010101 選選2個(gè)地址輸入端的個(gè)地址輸入端的4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器(74

33、HC153）當(dāng)當(dāng)S1=0時(shí)，令時(shí)，令A(yù)1=R、A0=A,代入上式得：代入上式得：對(duì)照對(duì)照74HC153輸出表達(dá)式，求輸出表達(dá)式，求Di可得：可得： D10G D11G D12=G D13=1()()()(SDAADAADAADAAY.畫連線圖畫連線圖.例：例：分析下圖電路邏輯功能。分析下圖電路邏輯功能。.解解: :S1=S2=074HC153正常工作，且A1=A,A0=BABCIICBAIBCACIBADAADAADAADAAZ13011201110110011ABCIBABCIAABCIBABCIABADAADAADAADAAZ 10230122012

34、10120012.ABCIICBAIBCACIBAZ1ABCIBABCIAZ2這是一個(gè)全這是一個(gè)全加器電路加器電路.數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng).4.3.4 加法器舉例：舉例：A=1101, B=1001, 計(jì)算計(jì)算A+B1 1 0 11 0 0 1+011010011.加法運(yùn)算的基本規(guī)則加法運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。）逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)最低位的相加，不需）最低位是兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位?？紤]進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位。被加數(shù)和

35、低位來(lái)的進(jìn)位。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。向高位的進(jìn)位。.（1）半加器：）半加器： 半加運(yùn)算不考慮從低位來(lái)的進(jìn)位半加運(yùn)算不考慮從低位來(lái)的進(jìn)位A-加數(shù)加數(shù);B-被加數(shù)被加數(shù);S-本位和本位和;Co-進(jìn)位。進(jìn)位。真值表真值表BABABASABCo 1位加法器位加法器.邏輯圖邏輯圖邏輯符號(hào)邏輯符號(hào)2個(gè)輸入端個(gè)輸入端2個(gè)輸出個(gè)輸出端端.（2）全加器：）全加器：A-加數(shù)；加數(shù)；B-被加數(shù)；被加數(shù)；Ci-低位的進(jìn)位；低位的進(jìn)位；S-本位和；本位和；Co-進(jìn)位。進(jìn)位。邏輯狀態(tài)表見(jiàn)下頁(yè)邏輯狀態(tài)表見(jiàn)下頁(yè) 相加過(guò)程中，既考慮加數(shù)、被加數(shù)又考相加過(guò)程中，

36、既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位。慮低位的進(jìn)位。.BACABCBACBACBACSiiiii)(BACABBCACABCiiio.課本上采用了圈課本上采用了圈0的方法的方法3個(gè)輸入端個(gè)輸入端2個(gè)輸出個(gè)輸出端端雙全加器雙全加器74LS183.（1）串行進(jìn)位加法器）串行進(jìn)位加法器如圖：用全加器實(shí)現(xiàn)如圖：用全加器實(shí)現(xiàn)4位二進(jìn)制數(shù)相加。位二進(jìn)制數(shù)相加。低位全加器進(jìn)位輸出低位全加器進(jìn)位輸出 高位全加器進(jìn)位輸高位全加器進(jìn)位輸 入入注意：注意：CICI0 0=0=0和進(jìn)位多位加法器多位加法器（2）超前進(jìn)位加法器）超前進(jìn)位加法器.例例4.3.7解：解： BCD碼碼+0011=余余3碼碼設(shè)輸入設(shè)輸入8421碼用變碼用變量量DCBA表示，輸表示，輸出余三碼用變量出余三碼用變量Y3Y2Y1Y0表示。則表示。則有有Y3Y2Y1Y0 D