基于mspF的多功能計(jì)數(shù)器

1、基于msp430F149的多功能計(jì)數(shù)器摘要 本文設(shè)計(jì)了一種以超低功耗單片機(jī)MSP430F149為控制器，以高速的FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）實(shí)現(xiàn)等精度測(cè)量正弦信號(hào)的頻率、周期和相位差的多功能計(jì)數(shù)器。在設(shè)計(jì)中依據(jù)等精度計(jì)數(shù)原理，應(yīng)用單片機(jī)的數(shù)學(xué)運(yùn)算和控制功能，利用f=1/T實(shí)現(xiàn)了頻率和周期的統(tǒng)一處理；采用相位-時(shí)間轉(zhuǎn)換方法，根據(jù)完成了相位差測(cè)量。此外，利用外加模擬通道，實(shí)現(xiàn)了對(duì)正弦波小信號(hào)的預(yù)處理，使得該計(jì)數(shù)器能夠在較寬的頻率范圍和幅度范圍內(nèi)進(jìn)行測(cè)量。關(guān)鍵詞 計(jì)數(shù)器 MSP430F149單片機(jī) FPGA 等精度一、系統(tǒng)方案方案1：采用中小規(guī)模數(shù)字電路構(gòu)成系統(tǒng)，由計(jì)數(shù)器構(gòu)成主要的測(cè)量模塊。用定時(shí)器

2、組成主要的控制電路。此方案軟件設(shè)計(jì)簡(jiǎn)單，但外圍芯片過(guò)多，且頻帶窄，實(shí)現(xiàn)起來(lái)較復(fù)雜，功能不強(qiáng)，而且不能程控和擴(kuò)展。方案2：采用單片機(jī)實(shí)現(xiàn)。被測(cè)信號(hào)經(jīng)調(diào)理后送入單片機(jī)，利用其內(nèi)部的計(jì)數(shù)器完成計(jì)數(shù)，然后再進(jìn)行數(shù)據(jù)處理和顯示，但單片機(jī)在處理高速信號(hào)時(shí)略顯吃力。方案3：利用FPGA對(duì)調(diào)理后的被測(cè)信號(hào)實(shí)現(xiàn)高速計(jì)數(shù)，單片機(jī)軟件執(zhí)行高精度浮點(diǎn)數(shù)運(yùn)算并顯示。單片機(jī)完成系統(tǒng)的數(shù)據(jù)處理、邏輯控制和人機(jī)交互功能；大規(guī)?，F(xiàn)場(chǎng)可編程器件（FPGA）實(shí)現(xiàn)外圍計(jì)數(shù)功能。電路框圖如圖1所示。單片機(jī)FPGA（測(cè)頻測(cè)周測(cè)相位差）相移電路顯示鍵盤(pán)輸入放大整形通道被測(cè)信號(hào) 圖1 方案3系統(tǒng)框圖方案比較與選擇：方案1 采用中小規(guī)模集成電

3、路來(lái)實(shí)現(xiàn)，系統(tǒng)電路較復(fù)雜，擴(kuò)展性能差；方案2用外圍電路配合單片機(jī)實(shí)現(xiàn)測(cè)量功能，信號(hào)頻率比較高時(shí)需外加分頻電路，影響測(cè)量精度和系統(tǒng)穩(wěn)定性，且單片機(jī)任務(wù)繁重，給軟件設(shè)計(jì)和調(diào)試工作帶來(lái)不便；方案3用一片高度集成的可編程邏輯器件可完成有關(guān)電路所有模塊的設(shè)計(jì)，大大降低了電路復(fù)雜度，減少引線(xiàn)信號(hào)間的干擾，提高電路的可靠性和穩(wěn)定性。加上單片機(jī)控制，應(yīng)用單片機(jī)的數(shù)學(xué)運(yùn)算和控制功能，輔以有效的軟件濾波算法，能夠進(jìn)一步提高測(cè)量精度，且控制靈活、易于擴(kuò)展和調(diào)試簡(jiǎn)單，能夠達(dá)到題目要求。故本設(shè)計(jì)采用方案3，系統(tǒng)框圖如圖1所示。二、理論分析與計(jì)算1、頻率和周期測(cè)量方法分析由于頻率和周期之間存在倒數(shù)關(guān)系(f=1T)，所以只

4、要測(cè)得兩者中的一個(gè)，另一個(gè)可通過(guò)計(jì)算求得。1）直接測(cè)量法 對(duì)測(cè)頻在低頻端1Hz時(shí)，若閘門(mén)時(shí)間為1s，其1量化誤差大到100%。為了滿(mǎn)足測(cè)試精度的要求，顯然不能采用直接測(cè)量法；2）直接與間接測(cè)量相結(jié)合的方法 需對(duì)被測(cè)頻率和中界頻率的關(guān)系進(jìn)行判斷，在中界頻率附近仍不能達(dá)到較高的測(cè)量精度；3）等精度測(cè)量法 圖2為等精度測(cè)頻、測(cè)周原理方框圖。 圖2 等精度測(cè)頻原理圖設(shè)在一次預(yù)置門(mén)時(shí)間中對(duì)被測(cè)信號(hào)計(jì)數(shù)值為，對(duì)標(biāo)準(zhǔn)頻率信號(hào)計(jì)數(shù)值為，有 （1） 于是 （2） 對(duì)式（2）兩邊微分得其測(cè)頻相對(duì)誤差為 = （3）由式（3）可知，測(cè)頻誤差僅取決于標(biāo)準(zhǔn)信號(hào)頻率和預(yù)置閘門(mén)寬度，增大 或提高，可以減少誤差，提高測(cè)量精度。

5、因?yàn)殚l門(mén)實(shí)際開(kāi)放時(shí)間等于被測(cè)信號(hào)周期整數(shù)倍，消除了被測(cè)信號(hào)計(jì)數(shù)值1量化誤差，所以測(cè)頻誤差與被測(cè)信號(hào)頻率無(wú)關(guān)。 若標(biāo)準(zhǔn)信號(hào)頻率為50MHz，閘門(mén)時(shí)間取1s，則測(cè)頻、測(cè)周相對(duì)誤差 ，滿(mǎn)足題目要求的性能指標(biāo)，因此本設(shè)計(jì)采用等精度法測(cè)頻和測(cè)周。2 相位差測(cè)量方法分析 相位差的測(cè)量有很多種方法，如相位電壓轉(zhuǎn)換法、數(shù)值取樣法和相位差時(shí)間轉(zhuǎn)換法等。其中相位差時(shí)間轉(zhuǎn)換法實(shí)際上是測(cè)量?jī)蓚€(gè)正弦信號(hào)波形上兩個(gè)相應(yīng)點(diǎn)之間的時(shí)間間隔t，若兩被測(cè)信號(hào)周期均為T(mén)，則時(shí)間間隔t對(duì)應(yīng)的相位差為： （4）如果只測(cè)量一個(gè)周期的t和T，無(wú)法滿(mǎn)足寬頻帶被測(cè)信號(hào)的測(cè)量精度。如果時(shí)間間隔t和周期T測(cè)量值比較準(zhǔn)確，再通過(guò)單片機(jī)對(duì)實(shí)測(cè)數(shù)據(jù)進(jìn)行

6、高精度浮點(diǎn)數(shù)運(yùn)算及誤差修正，就可以達(dá)到精度要求。按照這一思路，結(jié)合上面對(duì)等精度測(cè)頻、測(cè)周原理及誤差的分析可知，此方法是切實(shí)可行的。設(shè)門(mén)控信號(hào)的開(kāi)啟時(shí)間為，計(jì)數(shù)值為N，則 （5） 式中為時(shí)標(biāo)信號(hào)的周期，由（5）式和（6）式得 （6）式中為被測(cè)信號(hào)頻率，為標(biāo)準(zhǔn)時(shí)基，N為計(jì)數(shù)值。3 寬帶通道放大器分析 因?yàn)槿龢O管放大電路參數(shù)選擇復(fù)雜，低頻特性不好，抗噪性能差。因此，設(shè)計(jì)中采用了寬頻帶、低噪聲、高輸人阻抗的運(yùn)算放大器組成高精度放大電路，以獲得良好的頻率特性和抗干擾能力。輸入通道中的放大級(jí)設(shè)計(jì)主要考慮增益和帶寬的指標(biāo)。題目要求能夠測(cè)量信號(hào)幅度峰值范圍約為14mv7.07v。這個(gè)范圍是比較寬的，既涉及到小

7、信號(hào)放大，又要考慮比較器輸入電壓限制問(wèn)題，因此，應(yīng)根據(jù)信號(hào)幅度大小分段選擇放大器的增益。還有就是要滿(mǎn)足運(yùn)放增益帶寬積的要求。 三、電路與程序設(shè)計(jì)1 輸入通道電路設(shè)計(jì)待測(cè)頻率信號(hào)由于衰減、傳輸干擾等原因，不能直接用于測(cè)量，需要經(jīng)過(guò)處理后才能適合邏輯控制器的輸入。輸入通道組成框圖如圖3所示。 圖3 輸入通道組成框圖 圖4 放大電路原理輸入信號(hào)經(jīng)電壓跟隨器緩沖后進(jìn)入放大通路，靈敏度控制采用單片機(jī)控制繼電器的通斷來(lái)選擇不同的放大倍數(shù)，被放大的信號(hào)經(jīng)比較器輸出與被測(cè)信號(hào)同頻率的方波計(jì)數(shù)信號(hào)若要測(cè)相位差，則同頻信號(hào)經(jīng)放大后進(jìn)入移相網(wǎng)絡(luò)，然后經(jīng)過(guò)零比較得到移相后的計(jì)數(shù)信號(hào)。比較器采用滯回接法，詳細(xì)電路見(jiàn)附錄

8、一，從而避免了過(guò)零點(diǎn)信號(hào)的毛刺造成整形信號(hào)的誤翻轉(zhuǎn)。其中放大電路基本原理如圖4所示，其中Rf為反饋電阻，R為輸入端電阻，有 Uo = - Ui × （ Rf / R ） （7） 由式（7）知，調(diào)節(jié)Rf的大小即可調(diào)整電路的增益。移相網(wǎng)絡(luò)電路如圖5所示。圖5 移相網(wǎng)絡(luò)電路圖對(duì)圖5電路分析知，兩級(jí)網(wǎng)絡(luò)的振幅特性均為，前級(jí)網(wǎng)絡(luò)相頻特性為，可見(jiàn)此為超前網(wǎng)絡(luò)；后級(jí)網(wǎng)絡(luò)相頻特性為，所以相位發(fā)生滯后，通過(guò)改變阻值r即可實(shí)現(xiàn)相移量調(diào)整。兩級(jí)級(jí)聯(lián)后移相范圍為。 2 FPGA 功能實(shí)現(xiàn)模塊FPGA實(shí)現(xiàn)部分主要分為信號(hào)同步處理,等精度計(jì)數(shù)和數(shù)據(jù)處理及傳輸3部分，如圖6所示。FPGA采用Altera公司的EP

9、2C5Q208C8，經(jīng)分析知能夠?qū)崿F(xiàn)題目要求。（1） 同步處理電路 待測(cè)信號(hào)從外時(shí)鐘域進(jìn)入,屬于異步信號(hào),對(duì)測(cè)量精度乃至整個(gè)系統(tǒng)的穩(wěn)定都有很大的影響,在這里,先對(duì)輸入信號(hào)進(jìn)行一次采樣進(jìn)行消抖,濾去可能存在的毛刺, 然后進(jìn)行一級(jí)同步處理，盡可能有效地對(duì)異步信號(hào)進(jìn)行同步處理。同 步處理 電 路計(jì)數(shù)測(cè)量數(shù)據(jù)存儲(chǔ)雙口RAM至單片機(jī)待測(cè)信號(hào)圖6 FPGA功能實(shí)現(xiàn)框圖. （2）計(jì)數(shù)測(cè)量 采用等精度法測(cè)頻率,利用相位時(shí)間轉(zhuǎn)換法進(jìn)行相位差測(cè)量,并將測(cè)得數(shù)據(jù)進(jìn)行寄存。（3） 數(shù)據(jù)存儲(chǔ) 將得到的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù) 再通過(guò)時(shí)序控制將數(shù)據(jù)寫(xiě)入雙口RAM，然后單片機(jī)以其自身的時(shí)鐘頻率進(jìn)行讀取,從而有效地消除跨時(shí)鐘域

10、數(shù)據(jù)處理時(shí)所造成的不穩(wěn)定影響。.3 單片機(jī)控制模塊 在本系統(tǒng)中，單片機(jī)采用MSP430F149，主要完成放大通路靈敏度選擇、讀取實(shí)測(cè)數(shù)據(jù)及處理和鍵盤(pán)與顯示接口等三種功能。其中靈敏度選擇是通過(guò)控制繼電器的通斷來(lái)實(shí)現(xiàn)通路切換；按鍵采用紅外遙控方式，其中發(fā)射部分采用 PT2221，接收部分采用高靈敏度、高度集成的一種新型紅外遙控接收光電模塊HS0038，然后通過(guò)單片機(jī)直接軟件解碼處理，進(jìn)而執(zhí)行與之對(duì)應(yīng)的中斷服務(wù)子程序；因?yàn)橐瑫r(shí)顯示較多數(shù)據(jù)，所以我們采用字符型液晶顯示。4 主程序流程圖 單片機(jī)系統(tǒng)主要流程圖如圖9所示，具體程序見(jiàn)附錄三。開(kāi)始讀數(shù)據(jù)顯示功能選擇 圖9 主程序流程圖四、測(cè)試方案與測(cè)試結(jié)果

11、1測(cè)試儀器（1）任意波形/函數(shù)發(fā)生器（Tektronix AFG3022B）（2）等精度通用計(jì)數(shù)器/相位計(jì)（Sample SP312B）（3）雙通道數(shù)字示波器（Tektronix TDS1002）2測(cè)試方法與步驟 本設(shè)計(jì)采用先分別進(jìn)行子系統(tǒng)測(cè)試，待均測(cè)試成功后再將之組裝成總體系統(tǒng)，仔細(xì)檢查連接無(wú)誤后通電進(jìn)行總體功能和性能測(cè)試，并記錄所測(cè)數(shù)據(jù)。 信號(hào)源標(biāo)準(zhǔn)通用計(jì)數(shù)器實(shí)測(cè)結(jié)果顯示標(biāo)準(zhǔn)測(cè)量結(jié)果顯示被測(cè)系統(tǒng)圖14總體系統(tǒng)測(cè)試方案 測(cè)試條件：閘門(mén)時(shí)間為1s；3主要測(cè)試結(jié)果及分析測(cè)試結(jié)果：（1）本設(shè)計(jì)實(shí)現(xiàn)了對(duì)正弦信號(hào)的頻率、周期和相位差的測(cè)量功能； （2）性能方面能夠基本達(dá)到基礎(chǔ)部分誤差要求；測(cè)量誤差主要

12、來(lái)自 1.信號(hào)前級(jí)處理電路,由隔直電容和運(yùn)放等集成芯片產(chǎn)生; 2.信號(hào)傳輸過(guò)程中的延時(shí); 3.異步信號(hào)對(duì)fpga測(cè)量計(jì)數(shù)造成的影響; 4.等精度測(cè)量所產(chǎn)生的絕對(duì)誤差隨信號(hào)頻率增大而被直接放大導(dǎo)致在對(duì)高頻信號(hào)測(cè)量時(shí)出現(xiàn)大的數(shù)據(jù)局部不精確五、結(jié)論 1、頻率、周期測(cè)量誤差達(dá)到-；相位差測(cè)量準(zhǔn)確度達(dá)到1度；能夠?qū)崿F(xiàn)小信號(hào)測(cè)量； 2、由于本地時(shí)基的計(jì)數(shù)結(jié)果依然存在±l的計(jì)數(shù)誤差，制約了頻率和周期測(cè)量精度的提高。如果輔以模擬內(nèi)插法，可以進(jìn)一步提高測(cè)量精度。六、參考文獻(xiàn)1、 蔣煥文等，電子測(cè)量，北京：中國(guó)計(jì)量出版社，2008（第三版）2、 高吉祥編，電子儀器儀表設(shè)計(jì)，北京：電子工業(yè)出版社，2007

13、3、吳繼華等，Altera FPGA及CPLD設(shè)計(jì)（高級(jí)篇），北京：人民郵電出版社，20054、曹磊編，MSP430單片機(jī)C程序設(shè)計(jì)與實(shí)踐，北京：北京航空航天大學(xué)出版社2007附錄一系統(tǒng)原理圖附錄二數(shù)字電路仿真結(jié)果P1.1此圖為QUARTUSII繪制的測(cè)試“等精度測(cè)量”的波形仿真文件 限于版面原因 在此取 預(yù)置門(mén)控信號(hào)為: |out :2.5MHz (400ns), fin:待測(cè)信號(hào)頻率,|Out:待測(cè)信號(hào)經(jīng)同步后的頻率; data1和data2 為測(cè)量數(shù)據(jù) P1.2此圖為 測(cè)試 “相位時(shí)間”法 的波形仿真文件 data_out 為 測(cè)試數(shù)據(jù) ph1 和 ph2 分別為兩輸入正弦波在整形后的方

14、波信號(hào) pout 即兩方波信號(hào)異或后的波形.表一 頻率測(cè)量0.08Vrms0.5Vrms給定頻率（Hz）通用計(jì)數(shù)器測(cè)值(Hz)系統(tǒng)測(cè)值(Hz)誤差通用計(jì)數(shù)器測(cè)值(Hz)系統(tǒng)測(cè)值(Hz)誤差11.000033961.000129111951.000029201.0000004820100100.000246100.00307628100.000066100.0000600.051k1.00000051k1.00000856k81.00000010k1.00000216k230k30.0000012k30.0000648k230.0000006k30.0000648k20100k100.00000

15、4k100.000192k1.9100.000002k100.000200k2500k500.00002k500.000816k0.08500.00001k500.000816k1.61M1.00000002M1.00000200M21.00000002M1.000001020M1.25M5.0000001M未測(cè)出5.0000010M5.00005952M1.88M8.0000002M未測(cè)出8.0000001M8.00004060M4.01.5Vrms3Vrms給定頻率(Hz)通用計(jì)數(shù)器測(cè)值(Hz)系統(tǒng)測(cè)值(Hz)誤差通用計(jì)數(shù)器測(cè)值(Hz)系統(tǒng)測(cè)值(Hz)誤差11.000001721.0000

16、00520.51.000001961.000010841.08100100.000060100.0008840.82100.000084100.0010281.021k1.00000004k1.0000184k1.81.00000002k1.00000168k1.730k30.0000012k30.000616k6.130.0000012k30.0001554k1.5100k100.000004k100.000120k1.2100.000002k100.001184k1.1500k500.00001k500.006016k6.01500.00001k500.002984k2.91M1.0000

17、0002M1.00001200M1.21.00000004M1.00000192M1.95M5.0000001M5.00000952M9.65.0000001M5.0000952M9.58M8.0000001M8.00001600M1.68.0000001M8.00001600M1.6表二 周期測(cè)量0.08Vrms1Vrms給定周期通用計(jì)數(shù)器測(cè)值系統(tǒng)測(cè)值誤差通用計(jì)數(shù)器測(cè)值系統(tǒng)測(cè)值誤差125ns124.999997ns未測(cè)出124.999997124.9995043.94200ns200.000000ns未測(cè)出199.999996199.9976163.981us0.99999998us0.99

18、999796us2.02999.999999u999.988032ns3.982ms1.99999860ms1.99996032ms1.921.99999956ms1.99997760ms3.9810ms9.99997782ms10.0001440ms1.669.9999998ms9.99997584ms3.9920ms20.0000608ms19.9999820ms1.7519.9999988ms19.9997728ms4.021ms0.99999960ms0.999990184ms3.960.99998988ms0.999987160ms4.041s1.00079364s0.99976522s2.020.99999642s0.999964096s4.123Vrms給定周期通用計(jì)數(shù)器測(cè)值系統(tǒng)測(cè)值誤差125ns124.999996124.9995043.91200ns199.999992199.9997163.941us0.999960.999980323.962ms1.999999921.999976163.9710ms9.99999969.999879043.9720ms19.999999219.99976644.121ms0.999960.9999887364.161s0.99