計(jì)算機(jī)原理題庫(kù)

1、.計(jì)算機(jī)組成原理題庫(kù)選擇題（不排除有重復(fù)的）1 目前普遍使用的微型計(jì)算機(jī)采用的電路是(D)A. 電子管B.晶體管C.集成電路D.超大規(guī)模集電成路2 通常人們把依據(jù)某種需要而編制的指令序列稱為計(jì)算機(jī)中的(A )。A. 程序B.文件C.記錄D.集合3 在計(jì)算機(jī)中能直接被接受的語(yǔ)言為(A )。A. 機(jī)器語(yǔ)言B.匯編語(yǔ)言C. 高級(jí)語(yǔ)言D.數(shù)據(jù)庫(kù)語(yǔ)言4 構(gòu)成中央處理器的兩個(gè)主要部分是（B ）A. 控制器和寄存器B. 控制器和運(yùn)算器C. 運(yùn)算器和寄存器D.控制器和存儲(chǔ)器5運(yùn)算器的主要功能是進(jìn)行 (C )。A. 只作加法B.邏輯運(yùn)算C. 算術(shù)運(yùn)算和邏輯運(yùn)算D.算術(shù)運(yùn)算6計(jì)算機(jī)中的 ALU屬于 ( C )部件

2、。A. 寄存器B.控制器C.運(yùn)算器D.譯碼器7完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 (C )。A. 運(yùn)算器、存儲(chǔ)器、控制器B.主機(jī)和實(shí)用程序C. 配套的硬件設(shè)備和軟件設(shè)備D.外部設(shè)備和主機(jī)8堆棧常用于 ( A )。.A. 保護(hù)程序現(xiàn)場(chǎng)B.程序轉(zhuǎn)移C.輸入輸出D.數(shù)據(jù)移位9 半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM 的存儲(chǔ)原理是（ A ）。A 、依靠雙穩(wěn)態(tài)電路B、依靠定時(shí)刷新C 、依靠讀后再生D、信息不再變化10 為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。―）。A 、立即尋址B、變址尋址C 、間接尋址D、寄存器尋址11 能夠改變程序執(zhí)行順序的是( D )。A. 移位操作類(lèi)指令B.輸入輸出類(lèi)指令C. 數(shù)據(jù)傳送類(lèi)指令D.

3、轉(zhuǎn)移類(lèi)指令12 浮點(diǎn)加減中的對(duì)階的（A ）。A 、將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同B 、將較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同C 、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同D 、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同13 原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（C ）A 、不存在恢復(fù)余數(shù)的操作B 、當(dāng)某一步運(yùn)算不夠減時(shí)，做恢復(fù)余數(shù)的操作C 、僅當(dāng)最后一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作D 、當(dāng)某一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作【分析】：在用原碼加減交替法作除法運(yùn)算時(shí)，商的符號(hào)位是由除數(shù)和被除數(shù)的符號(hào)位異或來(lái)決定的， 商的數(shù)值是由除數(shù)、 被除數(shù)的絕對(duì)值通過(guò)加減交替運(yùn)算求.得的。由于除數(shù)、被

4、除數(shù)取的都是絕對(duì)值，那么最終的余數(shù)當(dāng)然應(yīng)是正數(shù)。如果最后一步余數(shù)為負(fù)， 則應(yīng)將該余數(shù)加上除數(shù)， 將余數(shù)恢復(fù)為正數(shù)， 稱為恢復(fù)余數(shù)。14 高速緩沖存儲(chǔ)器Cache 一般采取（ A ）。A 、隨機(jī)存取方式B、順序存取方式C 、半順序存取方式D、只讀不寫(xiě)方式【分析】：Cache是為提高存儲(chǔ)器帶寬而在主存儲(chǔ)器和CPU之間增加的存儲(chǔ)器，目的是用來(lái)存儲(chǔ)使用頻繁的數(shù)據(jù)和指令，存取方式應(yīng)與主存儲(chǔ)器相同， 均為隨機(jī)存取方式。15 在 2 進(jìn)制浮點(diǎn)數(shù)中，為保持真值不變，小數(shù)點(diǎn)向右移2 位，階碼要 ( D)A.加1B.減1C.加2D.減216 下列存儲(chǔ)器中 ( D )速度最快。A、硬盤(pán)B光盤(pán)C磁帶D半導(dǎo)體存儲(chǔ)器分析

5、：由于存儲(chǔ)器原理和結(jié)構(gòu)的不同，各種存儲(chǔ)器的訪問(wèn)速度各不相同。以上存儲(chǔ)器中訪問(wèn)速度由快到慢的順序?yàn)椋喊雽?dǎo)體存儲(chǔ)器、硬盤(pán)、光盤(pán)、磁帶。17 采用直接尋址方式，則操作數(shù)在( A )中。 主存寄存器直接存取存儲(chǔ)器光盤(pán)【分析】：直接尋址方式是指在指令中直接給出操作數(shù)在存儲(chǔ)器中的地址，操作數(shù)在主存儲(chǔ)器中， 指令中的地址直接作為有效地址，對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)即可取得操作數(shù)。18 微程序存放在 ( C ) 。 主存中堆棧中 只讀存儲(chǔ)器中磁盤(pán)中分析：微程序控制的基本思想是把指令執(zhí)行所需的所有控制信號(hào)存放在存儲(chǔ).器中，需要時(shí)從這個(gè)存儲(chǔ)器中讀取。 由于每一條微指令執(zhí)行時(shí)所發(fā)出的控制信號(hào)是事先設(shè)計(jì)好的，不需要改變，故此存

6、放所有控制信號(hào)的存儲(chǔ)器應(yīng)為只讀存儲(chǔ)器，并將其集成到 CPU，稱其為控制存儲(chǔ)器。19 在微程序控制方式中，機(jī)器指令和微指令的關(guān)系是(B ) 。 每一條機(jī)器指令由一條微指令來(lái)解釋執(zhí)行 每一條機(jī)器指令由一段 ( 或一個(gè) ) 微程序來(lái)解釋執(zhí)行 一段機(jī)器指令組成的工作程序可由一條微指令來(lái)解釋執(zhí)行 一條微指令由若干條機(jī)器指令組成分析：在微程序控制方式中， 控制部件通過(guò)控制總線向執(zhí)行部件發(fā)出的各種控制命令稱為微命令， 在一個(gè) CPU周期中，一組實(shí)現(xiàn)一定功能的微命令的組合構(gòu)成一條微指令， 有序的微指令序列構(gòu)成一段微程序。微程序的作用是實(shí)現(xiàn)一條對(duì)應(yīng)的機(jī)器指令，即每一條機(jī)器指令是由一段（或一個(gè)）微程序來(lái)解釋執(zhí)行的

7、。20 串行總線主要用于 ( A )。連接主機(jī)與外圍設(shè)備連接主存與 CPU連接運(yùn)算器與控制器連接 CPU部各部件21 在常用磁盤(pán)中， (C ) 。外圈磁道容量大于圈磁道容量各道容量不等各磁道容量相同 圈磁道容量大于外圈磁道容量【分析】：位密度是指磁道中單位長(zhǎng)度所存儲(chǔ)的信息量。在磁盤(pán)存儲(chǔ)器中，每個(gè)磁道所存儲(chǔ)的信息是相同的。22 在下列存儲(chǔ)器中 (A)可以作為主存儲(chǔ)器。 半導(dǎo)體存儲(chǔ)器硬盤(pán)光盤(pán) 磁帶.23 程序計(jì)數(shù)器屬于 (A )。A. 控制器B.運(yùn)算器C.存儲(chǔ)器D.輸入輸出接口24 在下列設(shè)備中，屬于圖形輸入設(shè)備的是( C)。A. 鍵盤(pán)B.條形碼閱讀機(jī)C.數(shù)字化儀D.顯示器【分析】：圖形輸入設(shè)備有

8、鼠標(biāo)、數(shù)字畫(huà)儀和觸摸屏；文字輸入設(shè)備有鍵盤(pán)、磁卡閱讀機(jī)、條形碼閱讀機(jī)、紙帶閱讀機(jī)、卡片閱讀機(jī)。圖像輸入設(shè)備有掃描儀、數(shù)碼相機(jī)和攝像頭等。25 磁表面存儲(chǔ)器記錄信息是利用磁性材料的(A )。A. 磁滯回歸線特性B.磁場(chǎng)滲透特性C. 磁場(chǎng)分布特性D.磁場(chǎng)吸引力特性【分析】：磁表面存儲(chǔ)器記錄信息是利用磁性材料的磁滯回歸線特性。26 在微程序控制中，把操作控制信號(hào)編成(A )。A. 微指令B.微地址C.操作碼D.程序分析：微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中， 需要時(shí)從這個(gè)存儲(chǔ)器中讀取，即把操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。一條機(jī)器指令的功能通常用許多條微

9、指令組成的序列來(lái)實(shí)現(xiàn)，這個(gè)微指令序列稱為微程序。 微指令在控制存儲(chǔ)器中的存儲(chǔ)位置稱為微地址。27 從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為(D )。A. 時(shí)鐘周期B.機(jī)器周期.C. 工作周期D.指令周期分析：指令周期：從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間。機(jī)器周期：指令執(zhí)行中每一步操作所需的時(shí)間，又稱CPU周期。時(shí)鐘周期：計(jì)算機(jī)主頻周期。28 表示主存容量的常用單位為 (B)。A. 數(shù)據(jù)塊數(shù)B.字節(jié)數(shù)C. 扇區(qū)數(shù)D.記錄項(xiàng)數(shù)【分析】：表示主存容量的常用單位字節(jié)B，是基本單位。此外還有 KB、MB、GB、TB。29 反映計(jì)算機(jī)基本性能的是 (C )。A. 操作系統(tǒng)B.系統(tǒng)軟件C.

10、 指令系統(tǒng)D.數(shù)據(jù)庫(kù)系統(tǒng)30 周期挪用方式常用于 ( C )方式的輸入 / 輸出中。A. 通道B.中斷C.DMAD.程序傳送【分析】 DMA 控制器對(duì)主存儲(chǔ)器存取數(shù)據(jù)常采用周期挪用方式，即是在中央處理器執(zhí)行程序期間DMA控制器為存取數(shù)據(jù)，強(qiáng)行插入使用主存儲(chǔ)器若干周期31 微機(jī)系統(tǒng)中，主機(jī)和高速硬盤(pán)進(jìn)行數(shù)據(jù)交換一般采用( D )方式。A. 通道控制B.程序控制方式C. 程序中斷方式D.DMA方式32 微程序控制采用（C）A. 硬連線邏輯實(shí)現(xiàn)B. 組合邏輯電路實(shí)現(xiàn)C. 存儲(chǔ)邏輯實(shí)現(xiàn)D.時(shí)序電路實(shí)現(xiàn).【分析】：微程序控制器采用存儲(chǔ)邏輯技術(shù)來(lái)實(shí)現(xiàn)控制的操作控制器，硬布線采用組合邏輯電路實(shí)現(xiàn)33 總線從

11、設(shè)備是 ( C)。A. 掌握總線控制權(quán)的設(shè)備B.申請(qǐng)作為從設(shè)備的設(shè)備C. 被主設(shè)備訪問(wèn)的設(shè)備D.總線裁決部件分析：主設(shè)備：獲得總線控制權(quán)的設(shè)備。從設(shè)備：被主設(shè)備訪問(wèn)的設(shè)備。34如果 x 為負(fù)數(shù)，由 x 補(bǔ)求 -x 補(bǔ)是將（ D）。a、x 補(bǔ)各值保持不變b、x 補(bǔ)符號(hào)位變反，其它各位不變c、x 補(bǔ)除符號(hào)位外，各位變反，未位加1d、x 補(bǔ)連同符號(hào)位一起各位變反，未位加135在取指周期中，是按照（D ）的容訪問(wèn)主存，以讀取指令。A、指令寄存器 IRB、程序狀態(tài)寄存器 PSC、存儲(chǔ)器數(shù)據(jù)寄存器 MDRD、程序計(jì)數(shù)器 PC37在按字節(jié)編址的存儲(chǔ)器中，每個(gè)編址單元中存放（B ）a、1 位 b 、8 位 c

12、 、16 位 d 、 32 位38 設(shè)置中斷排隊(duì)判優(yōu)邏輯的目的是（B ）a、產(chǎn)生中斷源編碼b、使同時(shí)提出的請(qǐng)求中的優(yōu)先級(jí)別最高者，得到及時(shí)響應(yīng)c、使 CPU 能方便地轉(zhuǎn)入中斷服務(wù)子程序d、提高中斷響應(yīng)速度39 采用虛擬存儲(chǔ)器的主要目的是（B）.A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間C、提高外存儲(chǔ)器的存取速度D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間40 在計(jì)算機(jī)系統(tǒng)中外圍設(shè)備一般通過(guò)以下哪個(gè)部件與主板的系統(tǒng)總線相連（ A ）A、適配器B、存儲(chǔ)器C、計(jì)數(shù)器D、寄存器41中斷向量是（ C ）A、子程序入口地址B、中斷源服務(wù)程序C、中斷服務(wù)程序入口地址D、中斷返回地址43微指令是指 (B )A一段機(jī)器

13、指令 B一條語(yǔ)句指令C一個(gè)微指令字D一條偽指令44在 CACHE存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由 ( C )完成地址映射。A 程序員B硬件 C 硬件和軟件D 操作系統(tǒng)45下列說(shuō)法中 ( B )是正確的。A半導(dǎo)體 ROM信息可讀可寫(xiě)，且斷電后仍能保持記憶B半導(dǎo)體 ROM是非易失性的，斷電后仍然能保持記憶C半導(dǎo)體 ROM是非易失性的，斷電后也不能保持記憶D EPROM是可改寫(xiě)的，因而也是隨機(jī)存儲(chǔ)器的一種47 若脂用雙符號(hào)位，則發(fā)生正溢的特征是：雙符號(hào)位為（B ）。A、00 B、01 C、10 D、 1149. 原碼乘法是（ A ）。A 、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理B 、用原碼表示操作數(shù)，然

14、后直接相乘C 、被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘D 、乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘51. 為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采取（D）。A 、立即尋址 B 、變址尋址 C 、間接尋址 D 、寄存器尋址.52. 堆棧指針 SP 的容是（ B ）。A 、棧頂單元容 B 、棧頂單元地址C、棧底單元容 D 、棧底單元地址54. 若存儲(chǔ)周期 250ns ，每次讀出 16 位，則該存儲(chǔ)器的數(shù)據(jù)傳送率為（ C ）。A 、 4×10 6字節(jié) /秒B、4M 字節(jié)/秒C 、 8×10 6字節(jié) /秒D、8M字節(jié)/秒57. 掛接在總線上的多個(gè)部件（ B ）。A 、只能

15、分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)B 、只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)C 、可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)D 、可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)59. 一般來(lái)講，直接映象常用在 (B ) 。A 小容量高速 CacheB大容量高速 CacheC小容量低速 CacheD大容量低速 Cache分析：直接映象的地址轉(zhuǎn)換速度快，但塊的沖突概率較高。在大容量高速Cache系統(tǒng)中使用直接映象方式，即可以發(fā)揮Cache 的高速度，又可以減少塊的沖突概率。60. 下列存儲(chǔ)器中 (D ) 速度最快。 硬盤(pán)光盤(pán)磁帶半導(dǎo)體存儲(chǔ)器61. 采用直接尋址方式，則操作數(shù)在

16、(A ) 中。 主存寄存器直接存取存儲(chǔ)器光盤(pán)62. 零地址指令的操作數(shù)一般隱含在 ( C) 中。磁盤(pán)磁帶寄存器光盤(pán).【分析】：零地址指令只有操作碼，沒(méi)有操作數(shù)。這種指令有兩種情況：一是無(wú)需操作數(shù)，另一種是操作數(shù)為默認(rèn)的（隱含的），默認(rèn)為操作數(shù)在寄存器中，指令可直接訪問(wèn)寄存器。63. 微程序存放在 (C ) 。 主存中堆棧中 只讀存儲(chǔ)器中磁盤(pán)中65. 異步傳送方式常用于 ( D ) 中作為主要控制方式。 微型機(jī)的 CPU部控制硬連線控制器微程序控制器串行I/O 總線【分析】異步傳輸一般用在控制兩種速度有一定差別的設(shè)備的信息傳輸，一般用在快速 CPU與慢速的外設(shè)之間進(jìn)行串行通信的場(chǎng)合。66. 串行

17、總線主要用于 ( A ) 。 連接主機(jī)與外圍設(shè)備連接主存與 CPU 連接運(yùn)算器與控制器連接 CPU部各部件69. 系統(tǒng)級(jí)的總線是用來(lái)連接 ( D )。A.CPU部的運(yùn)算器和寄存器B.主機(jī)系統(tǒng)板上的所有部件C. 主機(jī)系統(tǒng)板上的各個(gè)芯片D.系統(tǒng)中的各個(gè)功能模塊或設(shè)備分析：按總線的連線類(lèi)型不同， 總線可分為： 芯片級(jí)總線（ CPU部總線）：連接 CPU部運(yùn)算器、控制器、寄存器等的數(shù)據(jù)通路。 扳級(jí)總線：連接主板中的 CPU和主存等部件，也稱局部總線。 系統(tǒng)總線是用來(lái)連接系統(tǒng)各大功能模塊或設(shè)備。71. 從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為( D)。A. 時(shí)鐘周期B.機(jī)器周期.C. 工作周期D

18、.指令周期73. 表示主存容量的常用單位為 ( B )。A. 數(shù)據(jù)塊數(shù)B.字節(jié)數(shù)C. 扇區(qū)數(shù)D.記錄項(xiàng)數(shù)74. 已知一個(gè) 8 位寄存器的數(shù)值為 11001011，將該寄存器邏輯左移一位后，結(jié)果為(D) 。A.01100101B.10010111C.01100111D.10010110【分析】邏輯左移：數(shù)左移，右邊統(tǒng)一添0。76. 存儲(chǔ)器的隨機(jī)訪問(wèn)方式是指 ( D )。A. 可隨意訪問(wèn)存儲(chǔ)器B. 按隨機(jī)文件訪問(wèn)存儲(chǔ)器C. 可對(duì)存儲(chǔ)器進(jìn)行讀出與寫(xiě)入D. 可按地址訪問(wèn)存儲(chǔ)器任一編址單元，其訪問(wèn)時(shí)間相同且與地址無(wú)關(guān)分析：存儲(chǔ)器的隨機(jī)訪問(wèn)方式是指可按地址訪問(wèn)存儲(chǔ)器任一編址單元，其訪問(wèn)時(shí)間相同且與地址無(wú)關(guān)

19、。77. 定點(diǎn)小數(shù)反碼 x 反 =x0·x1xn 表示的數(shù)值圍是 (C)。A.-1+2 -n <x 1-2 -nB.-1+2-n x<1-2 -nC.-1+2 -n x1-2 -nD.-1+2-n <x<1-2 -n78. 設(shè)有二進(jìn)制數(shù) x=1101101，若采用 8 位二進(jìn)制數(shù)表示，則 x 補(bǔ)=(B)。A.11101101B.10010011C.00010011D.10010010.【分析】原碼取反再加一82、動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的特點(diǎn)是（C ）a、在工作中存儲(chǔ)器容會(huì)產(chǎn)生變化b、每次讀出后，需要根據(jù)原存容重新寫(xiě)入一遍c、每隔一定時(shí)間，需要根據(jù)原存容重新寫(xiě)入一遍d

20、、在工作中需要?jiǎng)討B(tài)地改變?cè)L存地址86、“總線忙”信號(hào)由（A ）建立。A、獲得總線控制權(quán)的設(shè)備B、發(fā)出“總線請(qǐng)求”的設(shè)備C、總線控制器D、CPU分析：在總線控制機(jī)制中，準(zhǔn)備使用總線的設(shè)備向總線控制器發(fā)出“總線請(qǐng)求”由總線控制器進(jìn)行裁決。 如果經(jīng)裁決允許該設(shè)備使用總線，就由總線控制器向該設(shè)備發(fā)出一個(gè)“總線允許”信號(hào)。該設(shè)備接收到此信號(hào)后，發(fā)出一個(gè)“總線忙”信號(hào)用來(lái)通知其他設(shè)備總線己被占用。當(dāng)該設(shè)備使用完總線時(shí)， 將“總線忙”信號(hào)撤銷(xiāo)，釋放總線。87、在大多數(shù)磁盤(pán)中（C ）。a、各磁道的位密度相同b 、最外圈磁道的位密度最大c 、最圈磁道的位密度最大d 、寫(xiě)入時(shí)選擇較高的位密度，以增加記錄信息；讀出

21、時(shí)選擇低的位密度，以提高可靠性【分析】：位密度是指磁道中單位長(zhǎng)度所存儲(chǔ)的信息量。在磁盤(pán)存儲(chǔ)器中，每個(gè).磁道所存儲(chǔ)的信息是相同的， 而最圈磁道的長(zhǎng)度最小， 所以該磁道的位密度最大。88、在調(diào)頻制記錄方式中，是利用（D ）來(lái)寫(xiě) 0 或 1。a、電平高低的變化b 、電流幅值的變化c 、電流相位的變化d 、電流頻率的變化【分析】：在調(diào)頻制記錄方式中， 信息的寫(xiě)入是依靠寫(xiě)入電流頻率的變化來(lái)實(shí)現(xiàn)的，寫(xiě) 1 時(shí)的電流變化頻率是寫(xiě)0 時(shí)電流變化頻率的2 倍。89下列數(shù)中最小的數(shù)為( C )A、 (101001) 2B 、(52) 16C 、(101001) BCDD 、(233) 891下列說(shuō)法中不正確的是（

22、 B）A、在虛擬存儲(chǔ)管理下，每個(gè)程序的邏輯地址空間可以大于實(shí)地址空間B、多級(jí)存儲(chǔ)體系由 cache、主存和虛擬存儲(chǔ)器構(gòu)成C、 cache 和虛擬存儲(chǔ)器這兩種存儲(chǔ)器管理策略都利用了程序的局部性原理D、在 CPU和主存之間增加cache，主要是為了提高主存的存取速度92、以下關(guān)于硬盤(pán)的描述不正確的是（C）A、硬盤(pán)是永久性存儲(chǔ)器B、扇區(qū)是基本存儲(chǔ)單位C、硬盤(pán)由驅(qū)動(dòng)器和控制器組成D、硬盤(pán)速度比光盤(pán)速度快94、以下不屬于流水線相關(guān)的是（B）A、控制相關(guān) B 、時(shí)序相關(guān) C 、結(jié)構(gòu)相關(guān) D 、數(shù)據(jù)相關(guān)95、下列關(guān)于總線的說(shuō)法不正確的是（ D ）A、總線控制方法主要有集中式控制和分散式控制B、鏈?zhǔn)讲樵儗?duì)線路

23、故障很敏感C、總線的功能特性主要是定義每一條線上的信號(hào)的傳遞方向及有效電平圍D、獨(dú)立請(qǐng)求方式的硬件電路比計(jì)數(shù)器查詢方式簡(jiǎn)單98、一個(gè) 8 位二進(jìn)制補(bǔ)碼整數(shù)，由 3 個(gè)“1”和 5 個(gè)“0”組成，則其最小值為（ C）A、-127B、-32C、-125D、-3問(wèn)答題1. 總線有哪些特性？ 機(jī)械特性、電氣特性、功能特性、時(shí)間特性2.RISC 對(duì)比 CISC的主要優(yōu)點(diǎn)有哪些？1. 充分利用 VISI 芯片的面積2. 提高計(jì)算機(jī)運(yùn)算速度.3. 便于設(shè)計(jì)，可降低成本4. 有效支持高級(jí)語(yǔ)言程序3. 控制單元的輸入信號(hào)有哪幾種？時(shí)鐘、指令寄存器、標(biāo)志、來(lái)自系統(tǒng)總線的控制信號(hào)4. 請(qǐng)說(shuō)出浮點(diǎn)數(shù)加減法的運(yùn)算過(guò)程1

24、. 對(duì)階，使兩數(shù)的小數(shù)點(diǎn)位置對(duì)齊。2. 尾數(shù)求和，將對(duì)階后的尾數(shù)按定點(diǎn)加減運(yùn)算規(guī)則求和3. 規(guī)格化，為增加有效數(shù)字的位數(shù)， 提高運(yùn)算精度， 必須將求和后的尾數(shù)規(guī)格化4. 舍入，為提高精度，要考慮尾數(shù)右移時(shí)丟失的數(shù)值位5. 溢出判斷，即判斷結(jié)果是否溢出5. 常見(jiàn)的數(shù)據(jù)傳送控制方式有哪幾種？程序查詢方式、中斷方式、 DMA方式和通道方式6. 在實(shí)際進(jìn)行微程序設(shè)計(jì)時(shí)，主要關(guān)心哪幾個(gè)問(wèn)題？微指令的編碼方式、微指令序列地址的形成、微指令的格式。7. 何謂中斷方式？它主要應(yīng)用在什么場(chǎng)合？請(qǐng)舉二例。中斷方式指： CPU在接到隨機(jī)產(chǎn)生的中斷請(qǐng)求信號(hào)后，暫停原程序，轉(zhuǎn)去執(zhí)行相應(yīng)的中斷處理程序， 以處理該隨機(jī)事件

25、， 處理完畢后返回并繼續(xù)執(zhí)行原程序；主要應(yīng)用于處理復(fù)雜隨機(jī)事件、控制中低速I(mǎi)/O 。如打印機(jī)控制，故障處理。8. （不算 CPU 中的寄存器級(jí)）存儲(chǔ)系統(tǒng)一般由哪三級(jí)組成？請(qǐng)分別簡(jiǎn)述各層存儲(chǔ)器的作用（存放什么容）及對(duì)速度、容量的要求。A、主存：存放需要CPU運(yùn)行的程序和數(shù)據(jù)，速度較快，容量較大;.B、Cache：存放當(dāng)前訪問(wèn)頻繁的容，即主存某些頁(yè)的容復(fù)制。速度最快，容量較?。籆、外存：存放需聯(lián)機(jī)保存但暫不執(zhí)行的程序和數(shù)據(jù)。容量很大而速度較慢。9. 靜態(tài)存儲(chǔ)器（ SRAM）依靠什么來(lái)存儲(chǔ)信息？為什么稱為“靜態(tài)”存儲(chǔ)器？靜態(tài)存儲(chǔ)器依靠雙穩(wěn)態(tài)電路的兩個(gè)穩(wěn)定狀態(tài)來(lái)分別存儲(chǔ)0 和 1。這類(lèi)存儲(chǔ)器在電源正常

26、情況下，可以長(zhǎng)期保存信息不變（除非重新寫(xiě)入），不需要?jiǎng)討B(tài)刷新，所以稱為“靜態(tài)”存儲(chǔ)器。10. 微程序控制器怎么產(chǎn)生操作控制信號(hào)，這種控制器有何優(yōu)缺點(diǎn)？操作控制信號(hào)的產(chǎn)生： 事先把操作控制信號(hào)以代碼形式構(gòu)成微指令， 然后存放到控制存儲(chǔ)器中，取出微指令時(shí)，其代碼直接或譯碼產(chǎn)生操作控制信號(hào)。優(yōu)點(diǎn)：規(guī)整、易于修改和擴(kuò)展。缺點(diǎn)：速度較慢。11. 何謂 DMA方式？說(shuō)明它的適用場(chǎng)合。DMA是一種 I/O 設(shè)備與主機(jī)信息傳送的控制方式。由DMA控制器控制系統(tǒng)總線，直接依靠硬件實(shí)現(xiàn)主存與I/O 設(shè)備之間的數(shù)據(jù)直傳，傳送期間不需要CPU程序干預(yù)。適用場(chǎng)合：高速、批量數(shù)據(jù)的簡(jiǎn)單傳送。12. 何謂多重中斷？如何保證

27、它的實(shí)現(xiàn)？CPU在響應(yīng)處理中斷過(guò)程中，允許響應(yīng)新的中斷請(qǐng)求，暫時(shí)停止正在運(yùn)行的服務(wù)程序，轉(zhuǎn)去執(zhí)行新的中斷服務(wù)程序，這種方式稱為多重中斷。填空題1. 常見(jiàn)的總線集中控制優(yōu)先權(quán)仲裁方式有鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí).查詢、獨(dú)立請(qǐng)求方式。2.存儲(chǔ)器的層次結(jié)構(gòu)分：寄存器、 緩存、主存、磁盤(pán)、磁帶。3.DMA的數(shù)據(jù)傳送過(guò)程分：預(yù)處理數(shù)據(jù)傳送、 后處理。4.指令周期一般分：取指周期、 間址周期、執(zhí)行周期、中斷周期。5.衡量流水線性能的主要技術(shù)指標(biāo)有：吞吐率、 加速比、效率。6.CPU中用戶可見(jiàn)寄存器一般有：通用寄存器、 數(shù)據(jù)寄存器、地址寄存器、 條件碼寄存器。7.DMA與主存交換數(shù)據(jù)一般采用如種方法：停止 CPU

28、訪問(wèn)主存、周期挪用、 DMA與 CPU交替訪問(wèn)。8.總線的特性有：機(jī)械特性、 電器特性、 功能特性、時(shí)間特性。9.主存的主要技術(shù)指標(biāo)有存儲(chǔ)容量、 存儲(chǔ)速度、 存儲(chǔ)器帶寬。10.中斷服務(wù)程序的流程分：保護(hù)現(xiàn)場(chǎng)、 中斷服務(wù)、 恢復(fù)現(xiàn)場(chǎng)、 中斷返回。11.機(jī)器中常見(jiàn)的操作數(shù)類(lèi)型有：地址、 數(shù)字、字符、邏輯數(shù)據(jù)。12.控制器的基本功能是：取指、分析、執(zhí)行。13.影響流水線性能的因素主要有：結(jié)構(gòu)相關(guān)、 數(shù)據(jù)相關(guān)、控制相關(guān)。.14. 機(jī)器數(shù)常用編碼有：BCD 碼、 ASCII碼、漢字編碼、圖像編碼。15、計(jì)算機(jī)體系結(jié)構(gòu)是指那些能被程序員所見(jiàn)到的計(jì)算機(jī)系統(tǒng)的 屬性。即概念性的結(jié)構(gòu)與功能特性。16、存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存