VHDL語言學習

1、VHDL學習（本學習以MAXPLUS10為工具軟件）第一章、 VHDL程序的組成一個完整的VHDL程序是以下五部分組成的：庫（LIBRARY）：儲存預先已經寫好的程序和數據的集合程序包（PACKAGE）：聲明在設計中將用到的常數、數據類型、元件及子程序實體（ENTITY）：聲明到其他實體或其他設計的接口，即定義本定義的輸入輸出端口構造體（ARCHITECTUR）：定義實體的實現(xiàn)，電路的具體描述配置（CONFIGURATION）：一個實體可以有多個構造體，可以通過配置來為實體選擇其中一個構造體1.1庫庫用于存放預先編譯好的程序包（PACKAGE）和數據集合體，可以用USE語句調用庫中不同的程序包

2、，以便不同的VHDL設計使用。庫調用的格式：LIRARY 庫名USE 庫名.所要調用的程序包名.ALL可以這樣理解，庫在硬盤上的存在形式是一個文件夾，比如庫IEEE，就是一個IEEE的文件夾，可以打開MAX PLUSR安裝源文件夾，進入VHDL93的文件夾，就可以看到一個IEEE的文件夾，這就是IEEE庫，而里面的文件就是一個個對程序包或是數據的描述文件，可以用文本打開來查看文件的內容。例如在VHDL程序里面經?？梢钥吹健癠SE IEEE.STD_LOGIC_1164”，可以這樣解釋這句話，本序里要用到IEEE文件夾下程序包STD_LOGIC_1164，而STD_LOGIC_1164是可以在I

3、EEE文件夾的STD1164.vhd文件里面看到的，用文本打開STD1164.vhd，可以看到有一名為“IEEE.STD_LOGIC_1164”PAKAGE定義。簡單的來說，庫相當于文件夾，而程序包和數據就相當于文件夾里面的文件的內容（注意：不是相當于文件，因為程序包和數據都是在文件里面定義的，而文件名是和實體名相同的，可以說實體相當于文件）。到了這里就可以考慮一個問題，“在安裝MAX PLUS時有多少個庫已經存在的呢”，要得到這個問題的答案，可以打開安裝目錄下的“VHDL93”文件夾，就可以看到里面有五個文件夾，分別是ATERA、IEEE、LPM、STD、VITAL，也就是說你看到了五個庫，

4、分別是ATERA功能庫：增強型功能部件，即IP核，包括數字信號處理、通信、PCI和其他總線接口、處理器和外設及外設的功能。IEEE庫：由IEEE（美國電子電機工程師學會）制定的標準庫LPM庫：參數可調模塊庫STD庫：符合VHDL標準的庫VITAL庫：vhdl上對asic提供高精確度及高效率的仿真模型庫調用庫的表達有兩種，一是顯式表式，就是用LIBRARY和USE來調用庫里面的程序包或數據，適用于那些不符合VHDL標準的庫調用，比如IEEE庫；另一種是隱式表式，就是不用說明就自動調用的，適合于符合VHDL標準的庫調用，比如STD庫，不用寫明調用就已經自動調用出來了。除了上面所介紹的庫外，還有用戶

5、自定義庫及WORK庫，WORK庫是用戶的VHDL現(xiàn)行工作庫，從上面的理解可知，WORK庫就是用戶當前編輯文件所在的文件夾，文件夾里面的其他文件里面所描述包或數據的集合就是WORK庫里面的包和數據的集合。由于WORK庫自動滿足VHDL標準，因此在就應用中不必以顯式預先說明（比如 LIBRARY WORK這樣的定義是多余的）。1.2程序包在VHDL中，常量、數據類型與子程序可以在實體說明部分和結構體部分加以說明，且實體說明部分所定義的常量、數據類型與子程序在相應的結構體中是可見的（可以被使用的），但在一個實體的說明部分與結構體的部分對于其他實體的說明部分與結構部分是不可見的（注：實體相當于一個文件

6、），程序包（PACKAGE）就是為了使一組常量說明、數據說明、子程序說明和元件說明等內容對于多個設計實體都成為可見的而提供的一種結構，可以這樣理解一個實體（文件）里的PACKAGE對常量等的定義在其于的實體（文件）里是可以被使用的。程序包由包頭和包體構成，包頭格式：PACKAGE 程序包名 IS   說明語句；END 程序包名；說明語句部分可為：USE語句、類型定義、子程序聲明（定義在包體）、常量定義、信號聲明、元件聲明等。包體格式：PACKAGE BODY 程序包名 IS說明語句；END 程序包名說明部分用于子程序的定義，注：在包中對子程序的說明分為兩部分，子程序聲明放在

7、包頭，子程序的定義在包體。實體對于程序包不是自動可見（即不是自動就設為使用）的，為了使用程序包說明的內容就必須在實體的開始加上USE語句（即是要用USE來調用程序包里面所說明的東西），即使實體和程序包是在同一個文件里也要這樣調用。1.3實體實體（ENTITY）是VHDL設計中最其本的組成部分之一（另一個是結構體），VHDL表達的所有設計均與實體有關。實體類似于原理圖中的一個部件符號，它并不描述設計的具體功能，只是定義所需的全部輸入/輸出信號。實體格式如下：ENTITY 實體名 ISGENERIC（常數名：數據類型：設定值）      

8、   類屬說明   PORT                                       端口說明   （端口信號名1： 模式 類型；端口信號名

9、2： 模式 類型；端口信號名3： 模式 類型；端口信號名4： 模式 類型）；TYPE語句或常量定義                       實體申明并行語句                  &#

10、160;                實體語句 END 實體名；實體名：MAXPLUSII要求實體名必須與VHDL文件名相同，否則編譯會出錯。類屬參量：用于為設計實體和其外部環(huán)境通信的靜態(tài)信息提供通道，可以定義端口的大小、實體中元件數目及實體的定時特性等等；帶有GENERIC的實體所定義的元件叫做參數化元件，即元件的規(guī)模或特性由GENERIC的常數決定，在GENERIC所定義的常數是可以在引用過程中修改的，因此利用GENERIC可以設計更加通用

11、的元件，彈性地適應不同的應用。端口信號名：端口信號名在實體之中必須是唯一的，信號名應是合法的標識符端口模式：分別有IN、OUT、INOUT、BUFFER和LINKAGE，這五種類型在后面的章節(jié)將介紹到。端口類型：常用的有INTEGER、STD_LOGIC、STD_LOGIC_VECTOR，有待后面章節(jié)介紹。實體申明：實體申明部分應放在端口說明的下面，實體申明部分用于定義實體接口中的公共信息，例如可以用來定義新的數據類型和常量定義等。實體語句：是每一設計實體接口的公共部分，實體語句只能由并行斷言語句、并行過程調用語句和被動進程語句，注意，這些實體語句部分應該是被動語句，即在語句中不含有信號賦值語

12、句。1.4結構體所有能被仿真的實體都由結構體（ARCHITECTURE）描述，即結構體描述實體的結構或行為，一個實體可以有多個結構體，每個結構體分別代表該實體功能的不同實現(xiàn)方案。結構體格式：ARCHITECTURE 結構體名 OF 實體名 IS定義語句（元件例化）；BEGIN并行處理語句；END 結構體名；結構體名是對本結構體的命名，它是該結構體的惟一名稱，雖然可以由設計人員自由命名，但一般都將命名和對實體的描述結合起來，結構體對實體描述有三種方式（括號中為命名）：1） 行為描述（BEHAVE）：反映一個設計的功能和算法，一般使用進程PROCESS，用順序語句表達；2） 結構描述（STRUCT

13、）：反映一個設計硬件方面的特征，表達了內部元件間連接關系，使用元件例化來描述；3） 數據流描述（DATAFLOW）：反映一個設計中數據從輸入到輸出的流向，使用并行語句描述。1.5配置一個實體可以用多個結構體描述，具體綜合時，選擇哪一個結構體來綜合，由配置來確定，仿真時用配置語句進行配置能節(jié)省大量時間。配置格式：CONFIGURATION 配置名 OF 實體名ISFOR 選配結構體名；END FOR；     END CONFIGURATION； 第二章、 數據類型、算符、數據對象、屬性2.1 標識符VHDL標識符由大小寫字母、數字和下劃線構成，不區(qū)分大小

14、寫2.2 數據對象在邏輯綜合中，VHDL常用的數據對象有信號、變量及常量。1） 信號SIGNAL，為全局變量，在程序包說明、實體說明、結構體描述中使用，用于聲明內部信號，而非外部信號（外部信號為IN、OUT、INOUT、BUFFER），其在元件之間起互聯(lián)作用，可以賦值給外部信號。定義格式：SIGNAL 信號名： 數據類型：=初始值；賦值格式：目標信號名<=表達式常在結構體中用賦值語句完成對信號賦初值的任務，因為綜合器往往忽略信號聲名時所賦的值。2） 變量（VARIABLE），只在給定的進程中用于聲明局部值或用于子程序中，變量的賦值符號為“：=”，和信號不同，信號是實際的，是內部的一個存儲

15、元件（SIGNAL）或者是外部輸入（IN、OUT、INOUT、BUFFER），而變量是虛的，僅是為了書寫方便而引入的一個名稱，常用在實現(xiàn)某種算法的賦值語句當中。定義格式：VARIABLE 變量名： 數據類型：=初始值3） 常量，全局變量，在結構體描述、程序包說明、實體說明、過程說明、函數調用說明和進程說明中使用，在設計中描述某一規(guī)定類型的特定值不變，如利用它可設計不同模值的計數器，模值存于一常量中，對不同的設計，改變模值僅需改變此常量即可，就如上一章所說的參數化元件。定義格式：CONSTANT 常數名：數據類型：=表達式；4） 信號和變量最大的不同在于，如果在一個進程中多次為一個信號賦值，只有

16、最后一個值會起作用，而當為變量賦值時，變量的值改變是立即發(fā)生的。2.3 數據類型 VHDL是一種強類型語言，對于每一個常數、變量、信號、函數及設定的各種參量的數據類型（DATA TYPES）都有嚴格要求，相同數據類型的變量才能互相傳遞和作用，標準定義的數據類型都在VHDL標準程序表STD中定義，實際使用中，不需要用USE語句以顯式調用。   VHDL常用的數據類型有三種：標準定義的數據類型、IEEE預定義標準邏輯位與矢量及用戶自定義的數據類型。1） 標準定義的數據類型Boolean布爾量：取值為FALSE和TRUECHARACTER字符：字符在編程時用單引號括起來，如AST

17、RING字符串：雙引號括起來，如“ADFBD”INTEGER整數：整數范圍從-（231-1）到（231-1）；REAL實數：實數類型僅能在VHDL仿真器中使用，綜合器不支持BIT位：取值為0或1；TIME時間：范圍從-（231-1）到（231-1），表達方法包含數字、（空格）單位兩部分，如（10 PS）；BIT_VECTOR位矢量：其于BIT數據的數組，使用矢量必須注明寬度，即數組中的元素個數和排列，如SIGNAL A： BIT_VECTOR（7 DOWNTO 0）NATUREAL自然數：整數的一個POSITIVE正整數：SEVRITY LEVEL錯誤等級：在VHDL仿真器中，錯誤等級用來設計

18、系統(tǒng)的工作狀態(tài)，共有四種可能的狀態(tài)值：NOTE，WARNING，ERROR和FAILURE2） IEEE預定義的標準邏輯位與矢量STD_LOGIC:：工業(yè)標準的邏輯類型，取值為0、1、Z、X（強未知）、W（弱未知）、L（弱0）、H（弱1）、（忽略）、U（未初始化），只有前四種具有實際物理意義，其他的是為了與模擬環(huán)境相容才保留的。STD_LOGIC_VECTOR:工業(yè)標準的邏輯類型集，STD_LOGIC的組合。3） 用戶自定義的數據類型有四種，分別是枚舉類型、整數類型和實數類型、數組類型、記錄類型枚舉類型： TYPE 數據類型名 IS （枚舉文字，枚舉文字，. . . .）整數類型與實數類型是標

19、準包中預定義的整數類型的子集，由于綜合器無法綜合未限定范圍的整數類型的信號或變量，故一定要用RANGE子句為所定義整數范圍限定范圍以使綜合器能決定信號或變量的二進制的位數。格式：   TYPE 數據類型名 IS RANGE 約束范圍；     （如-10到+10）數組類型：TYPE 數據類型名 IS ARRAY（下限 TO 上限） OF 類型名稱記錄類型：TYPE 記錄類型名 IS RECODE元素名： 數據類型名；元素名： 數據類型名；。END RECODE2.4 運算符VHDL為構造計算數值的表達式提供了許多預定義運算符，可分為四

20、種類型：算術運算符，關系運算符，邏輯運算符與連接運算符。算術運算符：+、-、*、/、*、MOD、REM、ABS關系運算符：=、/=、<、<=、>、>=邏輯運算符：AND、OR、NOT、NAND、NOR、XOR、NOR連接運算符：&，將多個對象或矢量連接成維數更大的矢量2.5 VHDL屬性屬性是關于實體、結構體、類型及信號的一些特征，有些屬性對于綜合非常有用，其一般形式均為： 對象屬性。1） 數值類屬性 用于返回數組、塊或一般數據的有關值一般數據的數值屬性：LEFT，RIGHT，LOW，HIGH數組的數值屬性：LENGH塊的數值屬性：BEHAVIOR，不含有元件C

21、OMPONENT例化信息時返回TRUE；STRUCTURE含有元件實例化或有被動進程時，則返回TURE。（注：被動進程定義是在進程定義中沒有代入語句）2） 函數類屬性 以函數的形式，使設計人員得到有關數據類型、數組、信號的某些信息。數據類型屬性函數：POS（X）得到輸入X值的位置序號、VAL（x）得到輸入位置序號的X值，SUSS（x），PRED（x），LEFTOF（x），RIGHTOF（x）數組屬性函數：LEFT（n），RIGHT（n），HIGH（n），LOW（n）3） 數據類型屬性，這類屬性類函數僅一個，即BASE4） 數據區(qū)間類的屬性，RANGE（N）和REVERS_RANGE（N）用戶自

22、定義的屬性，格式   ATTRIBUTE 屬性名 OF 目標名：目標集合 IS表達式以函數的形式，使設計人員得到有關數據類型、第三章、 順序語句與并行語句順序語句和并行語句是程序設計中兩大基本描述語句系列。.1順序語句順序語句的特點從仿真的角度來看是每一條語句的執(zhí)行按書寫順序進行，順序語句只能出現(xiàn)在塊語句、進程和子程序內部，順序控制方式有兩種，一是條件控制（IF和CASE語句），一是迭代控制（LOOP語句和ASSERT語句），有10種基本類型） 賦值語句賦值語句分為變量賦值和信號賦值，它們的賦值是有區(qū)別的。首先在格式上，變量賦值格式為“變量名：=表達式”，而信號的賦值格式為

23、“信號名<=表達式”；其次體現(xiàn)在所用的地方，變量說明和使用都只能在順序語句中（進程、函數、過程和塊模塊），而信號的說明只能在同步語句中，但可以在順序語句和同步語句中使用；再次體現(xiàn)在賦值過程，變量的賦值是立即的，而信號的賦值的執(zhí)行和信號值的更新至少要延時DELTA延時，只有延時后信號才能得到新值，否則將保持原值，在進程中，信號賦值在結束時起作用。） WAIT語句WAIT語句屬于敏感信號激勵信號，一個進程語句含有敏感信號時，進程中不能出現(xiàn)WAIT等待語句；當進程語句不含有敏感信號時，進程語句必須含有其他形態(tài)的敏感信號激勵。WAIT語句有五種形式：WAIT   無限等待；W

24、AIT ON （敏感信號1，敏感信號2，敏感信號N） 敏感信號變化，表中的信號產生變化時才往下運行；WAIT UNTIL 布爾表達式 為TRUE時，進程啟動，為FARLSE是等待WAIT FOR 時間表達式 到時進程才會啟動WAIT UNTIL 布爾表達式 ON （敏感信號1，敏感信號2，敏感信號N） FOR 時間表達式 多條件等待語句，注意在多條件等待語句的表達式中，至少應有一個信號量，因為處于等待進程中的變量是不可改變的。） IF語句這種語句在其他編程語言也有，不用多講，其完整的書寫格式IF標號： IF <條件> THEN<順序處理語句>ELSIF <條件&g

25、t; THEN<順序處理語句>.ELSE<順序處理語句>END IF IF標號） CASE語句CASE語句是另一種形式的流程控制語句，可讀性比IF的強，格式如下CASE 條件表達式 ISWHEN 條件取值 =>順序處理語句;WHEN 條件取值 =>順序處理語句;WHEN 條件取值 =>順序處理語句;WHEN   OTHERS =>順序處理語句;END CASE；上面的條件取值有三種格式可選條件表達式取值條件表達式取值|條件表達式取值|條件表達式取值|條件表達式取值 TO 條件表達式取值） LOOP循環(huán)語句LOOP語句與其他高級

26、編程語言中的循環(huán)語句一樣，可以使程序進行有規(guī)律的循環(huán)，循環(huán)的次數受迭代算法的控制，一個LOOP語句可包含要重復執(zhí)行的一組順序語句，它可以執(zhí)行多次或是零次。LOOP格式LOOP 標號： 重復模式LOOP順序處理語句；END LOOP LOOP標號；重復模式有兩種，F(xiàn)OR模式和WHILE模式。FOR模式的LOOP語句格式：LOOP標號： FOR 循環(huán)變量 IN 離散范圍 LOOP順序處理語句；END LOOP LOOP標號；WHILE模式的LOOP語句格式：LOOP標號： WHILE條件LOOP順序處理語句；END LOOPLOOP標號；） NEXT和EXIT語句這兩種語句都是用于跳出LOOP循環(huán)

27、的，NEXT語句是用來跳出本次循環(huán)的，而EXIT語句是用于跳出全部循環(huán)的。格式NEXT或EXIT LOOP標號 WHEN條件） NULL空操作語句，書寫格式為“NULL；”，唯一的作用是使程序流程運行到下一個語句，常用于CASE語句當中） RETURN語句用在一段子程序結束后，用來返回到主程序的控制語句，一般情況之下，有兩種書寫格式，分別是RETURN；   只能用于進程返回RETURN 表達式；只能用于函數返回在實際的應用中，一般的VHDL綜合工具要求函數中只能包含一個RETURN，并規(guī)定這條RETURN語句只能寫在函數末尾，但一些VHDL綜合工具允許函數中出現(xiàn)多個RET

28、URN語句。） ASSERT斷言語句主要用于程序仿真、調試中的人機對話，它可以給出一個文字串作為警告和錯誤信息，基本書寫格式如下：ASSERT條件REPORT輸出信號   字符串SEVERITY錯誤級別；有四種NOTE、WARNING、ERROR和FAILURE如果程序在仿真或調試過程中出現(xiàn)問題，斷方語句就會給出一個文字串作為提示信息，當程序執(zhí)行到斷言語句時，就會對ASSERT條件表達式進行判斷，如果返回值為TRUE則斷言語句不做任何操作，程序向下執(zhí)行，如果返回值為FALSE，則輸出指定的提示信息和出錯級別。斷言語句可以分為順序斷言語句和并行斷言語句。） REPORT語句報

29、告語句是93版VHDL標準提供的一種新的順序語句，該語句沒有增加任何功能，只是提供了某些形式的順序斷言語句的短格式，也算是ASSERT語句的一個精簡，格式如下：REPORT 輸出信息SEVERITY出錯級別.2并行語句并行語句在結構體中的執(zhí)行都是同時進行的，即它們的執(zhí)行順序與語句的書寫無關，這種并行性是由硬件本身并行性決定的，即一旦電路接通電路，它的各部分就會按照事先設計好的方案同時工作，VHDL有六種并行語句） 并行信號賦值語句信號賦值語句相當于一個進程（用于單個信號賦值）的簡化形式，用在結構體中并行執(zhí)行，信號賦值語句提供了三種賦值方式，用來代替進程可令程序代碼大大簡化。注：這里要注意，信號

30、賦值語句在順序語句里面也有，順序語句里可以給信號賦值也可以給變量賦值，而順序語句里只能對變量說明，不能對信號說明；并行語句剛好相反。思考：什么變量不能在并行語句里面說明呢？為什么信號不能在順序語句里面說明呢？因為信號是全局的，變量是局部的，用來保存中間變量的賦值方式一并發(fā)信號賦值語句，格式“信號名<=表達式”，等效于進程語句，表達式中的信號就是進程語句中的敏感激勵信號（注：進程必須含有敏感激勵信號，請看下面章節(jié)介紹）賦值方式二條件信號賦值語句，格式如下目標信號<=表達式1   WHEN 條件1 ELSE表達式2   WHEN 條件2 ELSE

31、表達式3   WHEN 條件3 ELSE表達式4  注：條件賦值語句與IF語句不同之處1、 以上條件賦值語句不能進行嵌套，而IF是可以的2、 由于條件信號賦值語句是并行語句，必須用在結構體中的進程之外（進程是用順序語句來編寫的），而IF是順序語句3、 條件信號賦值語句ELSE是必須有的，而IF可沒有4、 條件信號賦值語句與實際的硬件電路十分接近，因此使用該語句要求設計人員具有硬件電路知識，而IF一般用來進行硬件電路的高級描述，它不要求太多的硬件電路知識。5、 一般情況下很少用條件賦值語句，只有當用進程語句、IF語句和CASE語句難以對路進行描述時才用賦值

32、方式三選擇信號賦值語句，格式如下WITH 選擇條件表達式 SELECT目標信號<=信號表達式1   WITH 選擇條件1信號表達式2   WITH 選擇條件2信號表達式3 WITH 選擇條件3信號表達式4   WITH OTHERS注：選擇信號賦值語句是一種并行語句，不能在結構體中的進程內部使用） 塊語句在VHDL語言設計中，塊語句常常用來對比較復雜的結構體作結構化描述，格式如下塊標號： BLOCK 衛(wèi)式表達式類屬子句；端口子句；塊說明部分；BEGIN<塊語句說明部分；>END BLOCK塊標號；衛(wèi)式表達式：是一個布

33、爾條件表達式，只有當這個表達式為TURE時，BLOCK語句才被執(zhí)行；類屬子句：塊的屬性說明塊說明部分：用于定義USE、子程序、數據類型、子類型、常量、信號和元件塊語句說明部分：用于描述塊的具體功能，可以包含結構塊中的任何并行語句結構。注：塊語句的作用就是將一個大的結構劃成一塊一塊小的結構。） 進程語句進程語句是一種應用廣泛的并行語句，一個結構體中可以包括一個或者多個進程語句，結構體中的進程語句是并發(fā)關系，即各個進程是同時處理的、并行執(zhí)行的；但在第一個進程語句結構中，組成進程的各個語句都是順序執(zhí)行，在進程語句中是不能用并行語句的。格式進程標號：PROCESS 敏感信號表 IS進程語句說明部分；B

34、EGIN<順序語句部分>END PROCESS進程標號；注：1、 敏感信號表列出了進程語句敏感的所有信號，每當其中的一個信號發(fā)生變化時，就會引起其他語句的執(zhí)行，如果敏感信號表不寫，那么在PROCESS里面必須有WAIT語句，由WAIT語句來產生對信號的敏感；而當敏感信號表存在時，就不能在PROCESS里再有WAIT語句；2、 IS可有可無，是由93版規(guī)定的3、 進程語句說明部分是進程語句的一個說明區(qū)，它主要用來定義進程語句所需要的局部數據環(huán)境，包括數據類型說明、子程序說明和變量說明。4、 進程語句有兩種存在狀態(tài)，一是等待，當敏感信號沒有發(fā)生變化時；一是執(zhí)行，當敏感信號變化時。） 子

35、程序調用語句子程序分為函數和過程，它們的定義屬于說明語句，均可在順序語句和并行語句里面使用，它們的調用方法不一樣。函數只有一個返回值，用于賦值，可以說在信號賦值的時候就是對函數的調用；過程有很多個返回值，用于進行處理，準確的來說子程序調用語句就是過程調用語句。） 參數傳遞語句參數傳遞語句即在實體中定義的GENERIC，可以描述不由材料和不同工藝構成的相同元件或模塊的性能參數（如延時），在定義了GENERIC的實體叫參數化實體，由參數化實體形成的元件在例化時具有很大的適應性，在不同的環(huán)境下，只須用GENERIC MAP來修改參數就可以了，使用時，在對元件例化時加在里面就可，比如已經定義了一個AN

36、D2的實體，要在EXAMPLE里面使用AND2，要先對AND2進行元件聲明，再將AND2例化，如下：u0： AND2 GENERIC MAP（參數值1，參數值2）           PORT MAP（參數表） 元件例化語句一個實體就相當于元件，元件名就相當于實體名，元件要實現(xiàn)的功能在實體里面就已經描述好，比如，同一個文件夾下已經有一個名為A.VHD的文件，如果要在另一個文件B.VHD里面用到A.VHD里面定義的功能，那么可以在B.VHD文件里面通過元件聲明和元件例化來調用A這個元件，總的來說調

37、用元件過程就是“建立元件-元件聲明-元件例化”，元件調用時不用USE語句的，這和調用程序或類據不同。注：元件聲明語句屬說明語句，不是同步語句，以下對元聲的說明是為了更好地了解元件的調用，元件的實例化之前必須要有元件聲明元件聲明語句格式COMPONENT <元件名>         元件名就是文件名，即是實體名GENERIC <參數說明>；       這就是所產的元件參數PORT<端口說明>；END COMPONENT；元件例化格式：元件符：元件名 GENERIC MAP （參數表）               PORT MAP（端口表） 生成語句生成語句通常又稱為GENERATE語句，它是一種可以建立重復結構或者是在多個模塊的表示形式之間進行選擇的語句，格式如下：生成語句標號： < 模式選擇>GENERATE< 并行處理語句>；END GENE