模擬集成電路設(shè)計(jì)A卷+B卷+標(biāo)答(郭婷)(共6頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上華中科技大學(xué)文華學(xué)院20092010學(xué)年度第一學(xué)期模擬集成電路設(shè)計(jì)原理期末考試A卷 課程性質(zhì)：必修 使用范圍：本科 考試時(shí)間：2009年11月27日 考試方式：開卷 學(xué)號專業(yè)班級學(xué)生姓名 成績題號一二三四五總分得分一填空題（每空1分，共14分）1、與其它類型的晶體管相比，MOS器件的尺寸很容易按_比例_縮小，CMOS電路被證明具有_較低_的制造成本。2、 放大應(yīng)用時(shí)，通常使MOS管工作在_ 飽和_區(qū)，電流受柵源過驅(qū)動(dòng)電壓控制，我們定義_跨導(dǎo)_來表示電壓轉(zhuǎn)換電流的能力。3、為溝長調(diào)制效應(yīng)系數(shù)，對于較長的溝道，值_較小_（較大、較小）。4、源跟隨器主要應(yīng)用是起到_電壓緩沖

2、器_的作用。5、共源共柵放大器結(jié)構(gòu)的一個(gè)重要特性就是_輸出阻抗_很高，因此可以做成_恒定電流源_。6、由于_尾電流源輸出阻抗為有限值_或_電路不完全對稱_等因素，共模輸入電平的變化會引起差動(dòng)輸出的改變。7、理想情況下，_電流鏡_結(jié)構(gòu)可以精確地復(fù)制電流而不受工藝和溫度的影響，實(shí)際應(yīng)用中，為了抑制溝長調(diào)制效應(yīng)帶來的誤差，可以進(jìn)一步將其改進(jìn)為_共源共柵電流鏡_結(jié)構(gòu)。8、為方便求解，在一定條件下可用_極點(diǎn)結(jié)點(diǎn)關(guān)聯(lián)_法估算系統(tǒng)的極點(diǎn)頻率。9、與差動(dòng)對結(jié)合使用的有源電流鏡結(jié)構(gòu)如下圖所示，電路的輸入電容Cin為_ CF（1A）_。10、為溝長調(diào)制效應(yīng)系數(shù)，值與溝道長度成_反比_（正比、反比）。二名詞解釋（每

3、題3分，共15分）1、阱解：在CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，其中某一類器件要做在一個(gè)“局部襯底”上，這塊與襯底摻雜類型相反的“局部襯底”叫做阱。2、亞閾值導(dǎo)電效應(yīng)解：實(shí)際上，VGS=VTH時(shí)，一個(gè)“弱”的反型層仍然存在，并有一些源漏電流，甚至當(dāng)VGS<VTH時(shí)，ID也并非是無限小，而是與VGS呈指數(shù)關(guān)系，這種效應(yīng)叫亞閾值導(dǎo)電效應(yīng)。3、溝道長度調(diào)制解：當(dāng)柵與漏之間的電壓增大時(shí)，實(shí)際的反型溝道長度逐漸減小，也就是說，L實(shí)際上是VDS的函數(shù)，這種效應(yīng)稱為溝道長度調(diào)制。4、等效跨導(dǎo)Gm解：對于某種具體的電路結(jié)構(gòu)，定義為電路的等效跨導(dǎo)，來表示輸入電壓轉(zhuǎn)換成輸出電流的能力

4、5、米勒定理解：如果將圖（a）的電路轉(zhuǎn)換成圖（b）的電路，則Z1=Z/(1-AV)，Z2=Z/(1-AV-1)，其中AV=VY/VX。這種現(xiàn)象可總結(jié)為米勒定理。6、N阱:解：CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，若襯底為P型，則PMOS管要做在一個(gè)N型的“局部襯底”上，這塊與襯底摻雜類型相反的N型“局部襯底”叫做N阱。7、有源電流鏡解：像有源器件一樣用來處理信號的電流鏡結(jié)構(gòu)叫做有源電流鏡。8、輸出擺幅解:輸出電壓最大值與最小值之間的差。三畫圖題（每題8分，共16分）1、以VDS作為參數(shù)畫出NMOS晶體管的IDVGS曲線。要求：（1）畫三條曲線，VDS的值分別為VDS1、VD

5、S2、VDS3，其中VDS1<VDS2<VDS3；有適當(dāng)?shù)姆治鐾茖?dǎo)過程，并標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)的坐標(biāo)。（2）畫兩條曲線，VDS的值分別為VBS=0、VBS<0；標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)的坐標(biāo)。解：（1）(2)2、畫出差動(dòng)對的輸入輸出特性曲線（IDVin）。要求：（1）標(biāo)出曲線中關(guān)鍵轉(zhuǎn)折點(diǎn)和極限點(diǎn)的坐標(biāo)；（2）由圖分析：通過什么措施可以使差動(dòng)對的線性度更好。解：其中，增大ISS或減小W/L，可使電路的線性更好。四簡答（每題7分，共21分）1、“MOS器件即使沒有傳輸電流也可能導(dǎo)通”，這種說法正確么？為什么？解：正確。當(dāng)時(shí)，器件工作在深線性區(qū)，此時(shí)雖然足夠的VGS可以滿足器件的導(dǎo)通條

6、件，但是VDS很小，以至于沒有傳輸電流。2、什么是體效應(yīng)？體效應(yīng)會對電路產(chǎn)生什么影響？解：理想情況下是假設(shè)晶體管的襯底和源是短接的，實(shí)際上兩者并不一定電位相同，當(dāng)VB變得更負(fù)時(shí)，VTH增加，這種效應(yīng)叫做體效應(yīng)。體效應(yīng)會改變晶體管的閾值電壓。3、帶有源極負(fù)反饋的共源極放大電路相對于基本共源極電路有什么優(yōu)點(diǎn)？解：由帶有源極負(fù)反饋的共源極放大電路的等效跨導(dǎo)表達(dá)式得，若RS>>1/gm，則Gm1/RS，所以漏電流是輸入電壓的線性函數(shù)。所以相對于基本共源極電路，帶有源極負(fù)反饋的共源極放大電路具有更好的線性。4. 在傳輸電流為零的情況下，MOS器件也可能導(dǎo)通么？說明理由。 解：可能。當(dāng)時(shí)，器件

7、工作在深線性區(qū)，此時(shí)雖然足夠的VGS可以滿足器件的導(dǎo)通條件，但是VDS很小，以至于沒有傳輸電流五分析計(jì)算題（共34分）（下列題目中使用教材表2.1所列的器件數(shù)據(jù)，所有器件尺寸都是有效值，單位均為微米。）1、（7分）假設(shè)=0，計(jì)算圖示電路的小信號增益（表達(dá)式）。解： 2、（9分）差動(dòng)電路如圖所示，ISS=1mA，VDD=3V，(W/L)1、2=(W/L)3、4=50/0.5。（1）假設(shè)=0，求差動(dòng)電壓增益；（2）=0.45 V-1時(shí)，如果ISS上的壓降至少為0.4V，求最小的允許輸入共模電平。解：（1）ID=0.5mA，gmN=3.66×10-3，rON=2×104，rOP=

8、104，Av=-gmN(rON | rOP)=-24.4（2）VGS1=0.786+0.27=1.056V，Vin,CM=1.056+0.4=1.456V 3、（9分）(W/L)N=10/0.5，(W/L)P=10/0.5，IREF=100A，VDD=3V，加到M1、M2柵極的輸入共模電平等于1.5V。（1）分別計(jì)算流過晶體管M3、 M4 、M5、 M6 、M7的電流；（2）假設(shè)=0，分別計(jì)算=0和=0.45V-1時(shí)P點(diǎn)電位。解：（1）I3=I4=50A，I5=I6=200A，I7=500A（2）=0：VP=0.368V=0.45V-1：VTH1（VP=0.368V）=0.78V，VP1=0.288V；VTH2（VP1=0.288V）=0.764V，VP2=0.304；VTH3（VP2=0.304V）=0.767V，VP3=0.301；VTH4