ABE SOI LDMOS結構設計和機理研究

1、LOREM IPSUM DOLOR LOREM LOREM IPSUM DOLOR LOREM ABE SOI LDMOS結構設計和機理結構設計和機理研究研究目錄1：SOI概述概述1.1：SOI概念概念1.2：LDMOS結構結構1.3 ：SOI LDMOS 發(fā)展特點發(fā)展特點1.4：發(fā)展及創(chuàng)新：發(fā)展及創(chuàng)新2：ABE SOI LDMOS新結構研究及設計新結構研究及設計2.1：新結構：新結構ABE SOL LDMOS 的結構的結構2.2：新結構工作原理：新結構工作原理3 ABE SOI LDMOS 器件仿真器件仿真3.1：新結構界面仿真圖：新結構界面仿真圖3.2 ：新結構等勢線仿真圖：新結構等勢線仿

2、真圖3.3：常規(guī)結構與新結構溫度特性仿真：常規(guī)結構與新結構溫度特性仿真3.4：埋層中電極的間距對耐壓影響：埋層中電極的間距對耐壓影響 1.1：概念 SOI SOI是指從一個絕緣的襯底上再長出一是指從一個絕緣的襯底上再長出一層薄膜，薄膜的材料是由單晶硅組成，或者是層薄膜，薄膜的材料是由單晶硅組成，或者是一絕緣層將單晶硅從支撐的硅襯底中分開的結一絕緣層將單晶硅從支撐的硅襯底中分開的結構。構。SOISOI技術的應用和發(fā)展關鍵是在于技術的應用和發(fā)展關鍵是在于SOISOI材料材料的制作。的制作。SOISOI材料的制作的重點是材料的制作的重點是在一個不導在一個不導電薄層上生長出一層很薄的沒有缺陷的單晶電薄

3、層上生長出一層很薄的沒有缺陷的單晶硅硅 。SOISOI技術是從上個世紀八十年代發(fā)展起來技術是從上個世紀八十年代發(fā)展起來的，它屬于一種新型的半導體技術。相對于體的，它屬于一種新型的半導體技術。相對于體硅技術而言，硅技術而言，SOISOI器件擁有器件擁有速度快，集成度高，速度快，集成度高，工藝簡單，漏電流小等許多優(yōu)點工藝簡單，漏電流小等許多優(yōu)點。由于。由于SOISOI材材料制備技術和微電子工藝的進步，它在各個領料制備技術和微電子工藝的進步，它在各個領域的使用規(guī)模正在逐漸擴展域的使用規(guī)模正在逐漸擴展 如今如今SOISOI技術在技術在高速低功耗電路高壓控制電路，高速低功耗電路高壓控制電路，抗輻照電路，

4、耐高溫電路抗輻照電路，耐高溫電路等領域都有著極其廣泛的等領域都有著極其廣泛的應用，是應用，是2121世紀硅集成技術世紀硅集成技術. .SOISOI器件作為高壓器件作為高壓SOISOI集成電路的重要器件，它較低的縱向擊穿電壓和比集成電路的重要器件，它較低的縱向擊穿電壓和比較嚴重的自熱效應受到國內外許多專家學者的廣泛較嚴重的自熱效應受到國內外許多專家學者的廣泛關注并且對其進行深入研究。目前的研究主要是注關注并且對其進行深入研究。目前的研究主要是注重于重于耐壓理論耐壓理論，耐壓模型耐壓模型和和新結構新結構這三個方面這三個方面, ,現現如今己研究出多種技術來制作如今己研究出多種技術來制作SOISOI結

5、構，如硅片直結構，如硅片直接鍵合接鍵合, ,氧注入隔離，智能剝離，外延層轉移，區(qū)氧注入隔離，智能剝離，外延層轉移，區(qū)熔再結晶，橫向外延生長等技術熔再結晶，橫向外延生長等技術. .SOI 高壓二極管示意圖設漂移區(qū)濃度為設漂移區(qū)濃度為x x的函的函數，記為數，記為N(x)N(x)，頂層，頂層硅厚度為硅厚度為 介電常數介電常數為為 ，埋氧層的厚度，埋氧層的厚度為為 ，介電常數為，介電常數為 漂移區(qū)長度為漂移區(qū)長度為 外加外加電壓為電壓為stsoxtoxdLappV LDMOS是橫向雙擴散是橫向雙擴散MOS管的簡稱，是目前十管的簡稱，是目前十分常用的一類功率器件。它采用雙擴散技術，即在同分常用的一類功

6、率器件。它采用雙擴散技術，即在同一窗口相繼兩次進行硼磷擴散，通過兩次雜質擴散橫一窗口相繼兩次進行硼磷擴散，通過兩次雜質擴散橫向的結深之差可以精確地決定溝道長度。溝道長度可向的結深之差可以精確地決定溝道長度。溝道長度可以做得很小并且不受光刻精度的限制。與普通以做得很小并且不受光刻精度的限制。與普通CMOS 器件相比它在結構方面的特點有兩個器件相比它在結構方面的特點有兩個:一是它的溝道區(qū)一是它的溝道區(qū)由兩次不同擴散深度的擴散形成由兩次不同擴散深度的擴散形成;二是它的漏極由單一二是它的漏極由單一的重摻雜變成了由承受電壓的輕摻雜區(qū)和用于引出電的重摻雜變成了由承受電壓的輕摻雜區(qū)和用于引出電極極的中摻雜區(qū)

7、構成。的中摻雜區(qū)構成。1.2 LDMOS結構 由于由于SOI器件有著許多優(yōu)越的特點，目前體硅器件有著許多優(yōu)越的特點，目前體硅LDMOS器件的結構已經移植到器件的結構已經移植到SOI上，上，LDMOS制造在埋氧化層制造在埋氧化層(BOX)上，可以消除體硅上，可以消除體硅LDMOS器件中器件中PN結的泄漏電結的泄漏電流，減小寄生結電容，提高了器件的速度和增益。厚膜流，減小寄生結電容，提高了器件的速度和增益。厚膜SOI-LDMOS可以用于高壓可以用于高壓集成電路，它可承受集成電路，它可承受700V的工作電壓的工作電壓SOI-LDMOS已經應用于功率集成電路和射頻已經應用于功率集成電路和射頻集成電路中

8、。總的來說，集成電路中。總的來說，SOI LDMOS具有以下特點具有以下特點:(1)隔離效果好，隔離效果好，SOI硅膜的摻雜濃度比較高而襯底采用低摻雜濃度。硅膜的摻雜濃度比較高而襯底采用低摻雜濃度。(2）寄生電容小，器件的速度快，增益高，適于高頻的應用。）寄生電容小，器件的速度快，增益高，適于高頻的應用。(3)厚膜器件可以承受高壓。厚膜器件可以承受高壓。(4)工作特性受溫度的影響較小，抗輻射性能好，工作的溫度范圍很寬。工作特性受溫度的影響較小，抗輻射性能好，工作的溫度范圍很寬。(5)短溝道特性好，適合用于深亞微米器件。短溝道特性好，適合用于深亞微米器件。(6)具有較嚴重的自加熱效應，器件工作時

9、要注意散熱。具有較嚴重的自加熱效應，器件工作時要注意散熱。1.3 SOI LDMOS的發(fā)展特點 SOISOI器件由于它自己的襯底幾乎不能參與耐壓，所以器件由于它自己的襯底幾乎不能參與耐壓，所以這就導致了這就導致了SOISOI器件的縱向耐壓會變得比較低，而器件的縱向耐壓會變得比較低，而在在SOISOI器器件中，它的擊穿電壓是由縱向擊穿電壓和橫向擊穿電壓中件中，它的擊穿電壓是由縱向擊穿電壓和橫向擊穿電壓中的較小值所決定的的較小值所決定的，因此，因此SOISOI器件一般都會擁有著比較低的器件一般都會擁有著比較低的擊穿電壓而且其較低的縱向耐壓也就限制了器件在高壓集擊穿電壓而且其較低的縱向耐壓也就限制了

10、器件在高壓集成電路中的發(fā)展與應用，也限制了其在市場上的發(fā)展與應成電路中的發(fā)展與應用，也限制了其在市場上的發(fā)展與應用。所以我們提出了一種新型的用。所以我們提出了一種新型的ABE SOI LDMOSABE SOI LDMOS，通過在埋通過在埋層中埋入電極，漏端通過分壓的方式將電壓輸入到電極中，層中埋入電極，漏端通過分壓的方式將電壓輸入到電極中，由于界面的硅層點位比埋氧層中的點電極低從而增加了埋由于界面的硅層點位比埋氧層中的點電極低從而增加了埋層界面的電荷密度使得器件的縱向耐壓增加層界面的電荷密度使得器件的縱向耐壓增加 2.12.1：新結構：新結構ABE SOL LDMOS 的結構的結構 圖為圖為A

11、BE SOI LDMOS器件的結構圖器件的結構圖LdLd表示表示新結構器件漂移區(qū)的長度，新結構器件漂移區(qū)的長度，NdNd表示器件漂移區(qū)表示器件漂移區(qū)的摻雜濃度，的摻雜濃度，D,HD,H和和W W分別表示的是埋入器件埋分別表示的是埋入器件埋氧層中電極的寬度，高度和它們之間的間距。氧層中電極的寬度，高度和它們之間的間距。 圖圖3 3：ABE SOI LDMOS ABE SOI LDMOS 工作原理圖工作原理圖 LDMOS新結構器件把加在漏端的負電壓新結構器件把加在漏端的負電壓通過分壓的形式輸送到埋入埋氧層的電極當中，通過分壓的形式輸送到埋入埋氧層的電極當中，而且會在埋氧層中的電極上方形成一個由源極

12、而且會在埋氧層中的電極上方形成一個由源極到漏極呈線性變化的電勢。隨著施加在漏端電到漏極呈線性變化的電勢。隨著施加在漏端電壓絕對值增大的過程中，埋氧層中的電極電位壓絕對值增大的過程中，埋氧層中的電極電位是要高于界面硅層的電位。所以在埋層電極上是要高于界面硅層的電位。所以在埋層電極上方將會出現電子勢阱，而在兩個電極之間就會方將會出現電子勢阱，而在兩個電極之間就會出現空穴勢阱，我們通過對埋層電極的設計，出現空穴勢阱，我們通過對埋層電極的設計，可以讓界面空穴濃度遠遠地大于電子濃度，使可以讓界面空穴濃度遠遠地大于電子濃度，使得界面上表面電荷密度增加。根據得界面上表面電荷密度增加。根據ENDIFENDIF

13、理論，理論，最終器件縱向擊穿電壓將會得到增加。并且埋最終器件縱向擊穿電壓將會得到增加。并且埋層中電極的電位和埋層上界面密度都會隨著外層中電極的電位和埋層上界面密度都會隨著外加漏壓絕對值得增大而增加，降低而減小，這加漏壓絕對值得增大而增加，降低而減小，這是一種自適應變化的過程，所以這種結構是具是一種自適應變化的過程，所以這種結構是具有自適應過程的結構。有自適應過程的結構。 2.2 2.2新結構新結構ABE SOL LDMOS 的的工作原理工作原理3 ABE SOI LDMOS 器件仿真 314102cm在本文中，我們將采用仿真軟件在本文中，我們將采用仿真軟件MEDIC分別對分別對ABE SOI

14、LDMOS新結構和常規(guī)結構進行數據新結構和常規(guī)結構進行數據仿真仿真(仿真時新結構器件參數仿真時新結構器件參數:器件的漂移區(qū)長度器件的漂移區(qū)長度Ld=50 um，埋氧層的厚度，埋氧層的厚度tI=1 um，硅層厚度，硅層厚度Ts=5 u m，襯底濃度，襯底濃度Nsub= 圖3： （a）上界面空穴分布圖 （b）下界面空穴分布圖3.1新結構界面仿真圖 圖圖3 3(a)(a)顯示的是顯示的是ABEABE結構在承受高壓的時候埋氧層上界面的空穴濃度，從圖中可以看出上結構在承受高壓的時候埋氧層上界面的空穴濃度，從圖中可以看出上界面空穴的濃度從漏極到源極是呈現線性遞增的趨勢，他們是準連續(xù)的電荷，其最大值界面空穴

15、的濃度從漏極到源極是呈現線性遞增的趨勢，他們是準連續(xù)的電荷，其最大值 但是上界面電子濃度與空穴卻是擁有著相反的分布走向，上界面電子的濃度在增加的過程中在但是上界面電子濃度與空穴卻是擁有著相反的分布走向，上界面電子的濃度在增加的過程中在接近漏極的一端會逐漸減小到接近漏極的一端會逐漸減小到0 0，它的最大值為，它的最大值為 因為因為SOISOI器件襯底的電位和漏極的電器件襯底的電位和漏極的電位是相等的，所以接近漏端的硅層和埋層的電勢就會變成相等，這樣就并沒有電荷勢阱的產生。位是相等的，所以接近漏端的硅層和埋層的電勢就會變成相等，這樣就并沒有電荷勢阱的產生。圖圖3 3(b)(b)顯示的是埋氧層下界面

16、電子的濃度，下界面的硅層由于埋氧層中的電極存在的緣故，產顯示的是埋氧層下界面電子的濃度，下界面的硅層由于埋氧層中的電極存在的緣故，產生了與空穴濃度可以相比擬的反型電子，它從源極到漏端也是接近著線性分布，最為生了與空穴濃度可以相比擬的反型電子，它從源極到漏端也是接近著線性分布，最為 。空穴在埋層下界面聚集的數量很少，最大數值也僅僅為空穴在埋層下界面聚集的數量很少，最大數值也僅僅為 。在埋層的上界面，電子和。在埋層的上界面，電子和空穴是相互交替出現的，電子分布在埋層電極的上面，而空穴聚集在兩個電極之間在埋層上下空穴是相互交替出現的，電子分布在埋層電極的上面，而空穴聚集在兩個電極之間在埋層上下界面分

17、別產生的從源端到漏端線性降低的界面自適應電荷，這些電荷增加了界面電荷密度。根界面分別產生的從源端到漏端線性降低的界面自適應電荷，這些電荷增加了界面電荷密度。根據據ENDIFENDIF理論，這些電荷能增加器件的縱向耐壓。理論，這些電荷能增加器件的縱向耐壓。3181034. 2cm3171076. 4cm3181049. 2cm35105 . 1cm3.2 新結構等勢線仿真圖 圖圖2-52-5是顯示的是是顯示的是ABEABE新結構和常規(guī)結新結構和常規(guī)結構等勢線和表面電場分布。由于界面自適構等勢線和表面電場分布。由于界面自適應電荷的引入，我們可以看出這樣會使得應電荷的引入，我們可以看出這樣會使得AB

18、EABE結構的漂移區(qū)內等勢線分布比常規(guī)結結構的漂移區(qū)內等勢線分布比常規(guī)結的更加均勻，比較這兩種結構的表面電場的更加均勻，比較這兩種結構的表面電場可以得出，由于埋層中電極的電位從漏端可以得出，由于埋層中電極的電位從漏端到源端絕對值線性降低并到源端絕對值線性降低并構構且埋層每個電且埋層每個電極之間間距都相等，所以埋氧層界面的電極之間間距都相等，所以埋氧層界面的電勢由漏極到源極呈階梯狀接近等差降低，勢由漏極到源極呈階梯狀接近等差降低，這使得新結構內的漂移區(qū)內除了電勢接近這使得新結構內的漂移區(qū)內除了電勢接近線性分布外，其表面電場也更加接近矩形線性分布外，其表面電場也更加接近矩形顯示。顯示。 圖圖5 5

19、：常規(guī)結構與新結構溫度特性：常規(guī)結構與新結構溫度特性 圖圖3 3顯示的是顯示的是ABE SOIABE SOI和常規(guī)和常規(guī)SOISOI三維溫度和表三維溫度和表面溫度的比較，由圖中可以看出常規(guī)結構面溫度的比較，由圖中可以看出常規(guī)結構SOISOI的表的表面結構是要遠遠高于面結構是要遠遠高于ABEABE結構的。其表面溫度的最結構的。其表面溫度的最大值大值T T達到了達到了312.6K312.6K，而，而ABEABE新結構的表面溫度的最新結構的表面溫度的最大值僅僅只有大值僅僅只有305k0305k0由此可以看出，新結構表面溫由此可以看出，新結構表面溫度相對于常規(guī)結構而言，它會有很大程度上的降低。度相對于

20、常規(guī)結構而言，它會有很大程度上的降低。ABEABE結構的電流分布和常規(guī)結構相比會變地更加均結構的電流分布和常規(guī)結構相比會變地更加均勻，這樣的話，就可以改善常規(guī)結構由于空穴的遷勻，這樣的話，就可以改善常規(guī)結構由于空穴的遷移率低而導致移率低而導致pLDMO SpLDMO S電流能力比較差的問題，這電流能力比較差的問題，這對降低器件溫度會有較大的幫助。在本文提出的新對降低器件溫度會有較大的幫助。在本文提出的新結構與常規(guī)結構相比，除了擁有更好的耐壓，而且結構與常規(guī)結構相比，除了擁有更好的耐壓，而且器件表面溫度更低，擁有更弱的自熱效應。器件表面溫度更低，擁有更弱的自熱效應。3.3常規(guī)結構與新結構溫度特性

21、仿真 圖圖7 7顯示的是電極間的間距對耐壓和比導通電阻的影顯示的是電極間的間距對耐壓和比導通電阻的影響，從圖中可以看響，從圖中可以看: :出，當電極間距從出，當電極間距從gumgum增加到增加到3 um3 um的的過程時，器件的耐壓和比導通電阻并沒有很大的影響。過程時，器件的耐壓和比導通電阻并沒有很大的影響。但當電極間的間距從但當電極間的間距從3 um3 um開始增加時，器件的耐壓就急開始增加時，器件的耐壓就急劇得降低，當間距增加到劇得降低，當間距增加到3.3.5 5umum時，器件的耐壓己經下降時，器件的耐壓己經下降到只有到只有412.5V412.5V，而當間距再增加，而當間距再增加0.0.

22、5 5umum，變成，變成4um4um時，這時，這時器件的耐壓僅僅只有時器件的耐壓僅僅只有195.01V195.01V。這充分說明電極的間距這充分說明電極的間距之間存在一個飽和值，當電極的間距在逐漸增大，超過之間存在一個飽和值，當電極的間距在逐漸增大，超過某一個數值時，就會使得勢阱高度降低，所以其束縛電某一個數值時，就會使得勢阱高度降低，所以其束縛電荷電荷能力減弱，導致埋層上界面電荷密度減小，從而荷電荷能力減弱，導致埋層上界面電荷密度減小，從而器件的耐壓急劇降低。器件的耐壓急劇降低。圖圖7 7：電極間距對耐壓和比導的影響：電極間距對耐壓和比導的影響3.43.4埋層中電極的間距對耐壓影響埋層中電

23、極的間距對耐壓影響 通過理論分析和在用通過理論分析和在用MEDIC對器件進行參數仿真的條件上，提出自適應埋電極的對器件進行參數仿真的條件上，提出自適應埋電極的SOI耐壓模型，耐壓模型，這是一種高壓這是一種高壓SOI器件的新結構。該器件結構的特征在于在普通的器件的新結構。該器件結構的特征在于在普通的SOI器件埋層中埋入等間距，小體積，器件埋層中埋入等間距，小體積，多數量的電極。并且電極的位置要接近埋層上界面。在埋層中埋入電極，漏端通過分壓的形式將負電多數量的電極。并且電極的位置要接近埋層上界面。在埋層中埋入電極，漏端通過分壓的形式將負電壓輸入到埋層的電極中，使得埋層電極上方形成由源極到漏逐極漸增

24、加的電勢，由于壓輸入到埋層的電極中，使得埋層電極上方形成由源極到漏逐極漸增加的電勢，由于界面硅層電位低界面硅層電位低于電極電位，就在埋層上界面形成了電荷勢阱，束縛住電荷，從而增加了埋層界面的電荷密度于電極電位，就在埋層上界面形成了電荷勢阱，束縛住電荷，從而增加了埋層界面的電荷密度.器件的器件的縱向耐壓得到增加。通過縱向耐壓得到增加。通過MEDIC對新結構器件進行仿真，可以得出以下結論，在對新結構器件進行仿真，可以得出以下結論，在相同結構參數的條件相同結構參數的條件下下(漂移區(qū)長度為漂移區(qū)長度為S Oum，器件總長度為，器件總長度為62um，器件厚度為，器件厚度為Gum，埋氧層厚度為，埋氧層厚度為lum)，常規(guī)結構器件，常規(guī)結構器件仿真得出的耐壓僅僅只有一仿真得出的耐壓僅僅只有一157.14V，而，而ABE SOI LDMOS器件的耐壓達到了器件的耐壓達到了574.34V，由此可以看出，由此可以看出新結構相對于常規(guī)結構來說，耐壓得到比較大的增強。而且器件中的新結構相對于常規(guī)結構來說，耐壓得到比較大的增強。而且器件中的N-top層長度，厚度及濃度對器件層長度，厚度及濃度對器件的耐壓和比導通電阻并沒有很大的影響，并且埋氧層中埋入的電極的寬度和厚度對器件的耐壓和比導的耐壓