半導體和測試設(shè)備介紹

1、第一章.認識半導體和測試設(shè)備(1本章節(jié)包括以下內(nèi)容，         晶圓（Wafers）、晶片（Dice）和封裝（Packages）         自動測試設(shè)備（ATE）的總體認識         模擬、數(shù)字和存儲器測試等系統(tǒng)的介紹         負載板（Loadboard

2、s）、探測機（Probers）、機械手（Handlers）和溫度控制單元（Temperature units）一、晶圓、晶片和封裝      1947年，第一只晶體管的誕生標志著半導體工業(yè)的開始，從那時起，半導體生產(chǎn)和制造技術(shù)變得越來越重要。以前許多單個的晶體管現(xiàn)在可以互聯(lián)加工成一種復雜的集成的電路形式，這就是半導體工業(yè)目前正在制造的稱之為"超大規(guī)模"（VLSI，Very Large Scale Integration）的集成電路，通常包含上百萬甚至上千萬門晶體管。     

3、 半導體電路最初是以晶圓形式制造出來的。晶圓是一個圓形的硅片，在這個半導體的基礎(chǔ)之上，建立了許多獨立的單個的電路；一片晶圓上這種單個的電路被稱為die（我前面翻譯成"晶片"，不一定準確，大家還是稱之為die好了），它的復數(shù)形式是dice.每個die都是一個完整的電路，和其他的dice沒有電路上的聯(lián)系。          當制造過程完成，每個die都必須經(jīng)過測試。測試一片晶圓稱為"Circuit probing"（即我們常說的CP測試）、"Wafer por

4、bing"或者"Die sort"。在這個過程中，每個die都被測試以確保它能基本滿足器件的特征或設(shè)計規(guī)格書（Specification），通常包括電壓、電流、時序和功能的驗證。如果某個die不符合規(guī)格書，那么它會被測試過程判為失效（fail），通常會用墨點將其標示出來（當然現(xiàn)在也可以通過Maping圖來區(qū)分）。       在所有的die都被探測（Probed）之后，晶圓被切割成獨立的dice，這就是常說的晶圓鋸解，所有被標示為失效的die都報廢（扔掉）。圖2顯示的是一個從晶圓上鋸解下來沒有被標黑點的d

5、ie，它即將被封裝成我們通?？吹降男酒问?。  注：本標題系列連載內(nèi)容及圖片均出自The Fundamentals Of Digital Semiconductor Testing第一章.認識半導體和測試設(shè)備(2        在一個Die封裝之后，需要經(jīng)過生產(chǎn)流程中的再次測試。這次測試稱為“Final test”（即我們常說的FT測試）或“Package test”。在電路的特性要求界限方面，F(xiàn)T測試通常執(zhí)行比CP測試更為嚴格的標準。 芯片也許會在多組溫度條件下進行多次測試以確保那些對溫度敏感的特征參數(shù)

6、。商業(yè)用途（民品）芯片通常會經(jīng)過0、25和75條件下的測試，而軍事用途（軍品）芯片則需要經(jīng)過 -55、25和125。    芯片可以封裝成不同的封裝形式，圖4顯示了其中的一些樣例。一些常用的封裝形式如下表： DIP：     Dual Inline Package (dual indicates the package has pins on two sides 雙列直插式CerDIP：Ceramic Dual Inline Package 陶瓷PDIP：   Plastic Dual Inli

7、ne Package 塑料PGA：    Pin Grid Array 管腳陣列BGA：    Ball Grid Array 球柵陣列SOP：     Small Outline Package 小型外殼TSOP：   Thin Small Outline Package TSSOP：Thin Shrink Small Outline Package (this one is really getting small!SIP：    

8、  Single Inline Package 單列直插SIMM： Single Inline Memory Modules (like the memory inside of a computer QFP：     Quad Flat Pack (quad indicates the package has pins on four sides TQFP：   Thin version of the QFP MQFP： Metric Quad Flat Pack MCM：   Multi Chip M

9、odules (packages with more than 1 die (formerly called hybrids第一章.認識半導體和測試設(shè)備(3   二、自動測試設(shè)備           隨著集成電路復雜度的提高，其測試的復雜度也隨之水漲船高，一些器件的測試成本甚至占到了芯片成本的大部分。大規(guī)模集成電路會要求幾百次的電壓、電流和時序的測試，以及百萬次的功能測試步驟以保證器件的完全正確。要實現(xiàn)如此復雜的測試，靠手工是無法完成的，因此要用到自動測試設(shè)備（ATE，Aut

10、omated Test Equipment）。       ATE是一種由高性能計算機控制的測試儀器的集合體，是由測試儀和計算機組合而成的測試系統(tǒng)，計算機通過運行測試程序的指令來控制測試硬件。測試系統(tǒng)最基本的要求是可以快速且可靠地重復一致的測試結(jié)果，即速度、可靠性和穩(wěn)定性。為保持正確性和一致性，測試系統(tǒng)需要進行定期校驗，用以保證信號源和測量單元的精度。       當一個測試系統(tǒng)用來驗證一片晶圓上的某個獨立的Die的正確與否，需要用ProbeCard來實現(xiàn)測試系統(tǒng)和Die之間

11、物理的和電氣的連接，而ProbeCard和測試系統(tǒng)內(nèi)部的測試儀之間的連接則通過一種叫做“Load board”或“Performance board”的接口電路板來實現(xiàn)。在CP測試中，Performance board和Probe card一起使用構(gòu)成回路使電信號得以在測試系統(tǒng)和Die之間傳輸。       當Die封裝出來后，它們還要經(jīng)過FT測試，這種封裝后的測試需要手工將一個個這些獨立的電路放入負載板（Load board）上的插座（Socket）里，這叫手工測試（hand test）。一種快速進行FT測試的方法是使用自動化的機械

12、手（Handler），機械手上有一種接觸裝置實現(xiàn)封裝引腳到負載板的連接，這可以在測試機和封裝內(nèi)的Die之間提供完整的電路。機械手可以快速的抓起待測的芯片放入測試點（插座），然后拿走測試過的芯片并根據(jù)測試pass/fail的結(jié)果放入事先定義好的相應的Bin區(qū)。         三、半導體技術(shù)       有一系列的方法被用來生產(chǎn)和制造數(shù)字半導體電路，這些方法稱為半導體技術(shù)或工藝，常用的技術(shù)或工藝包括：TTL (Transistor-Transistor Lo

13、gic a.k.a. bipolar logic, ECL (Emitter Coupled Logic, SOS (Silicon on Sapphire, and CMOS (Complimentary Metal-Oxide Semiconductor。不管什么技術(shù)或工藝，出來的產(chǎn)品都要經(jīng)過測試，這里我們關(guān)注數(shù)字TTL和CMOS電路。 第一章.認識半導體和測試設(shè)備(4 四、數(shù)字和模擬電路       過去，在模擬和數(shù)字電路設(shè)計之間，有著顯著的不同。數(shù)字電路控制電子信號，表現(xiàn)為邏輯電平“0”和“1”，它們被分別定義成一種

14、特殊的電壓分量，所有有效的數(shù)字電路數(shù)據(jù)都用它們來表示，每一個“0”或“1”表示數(shù)據(jù)的一個比特（bit）位，任何數(shù)值都可以由按照一定順序排列的“0”“1”比特位組成的二進制數(shù)據(jù)來表示，數(shù)值越大，需要的比特位越多。每8個比特一組構(gòu)成一個Byte，數(shù)字電路中的數(shù)據(jù)經(jīng)常以Byte為單位進行處理。       不同于數(shù)字信號的“0”“1”界限分明（離散），模擬電路時連續(xù)的在任何兩個信號電平之間有著無窮的數(shù)值。模擬電路可以使用電壓或電流來表示數(shù)值，我們常見的也是最常用的模擬電路實例就是運算放大器，簡稱運放。   &#

15、160;   為幫助理解模擬和數(shù)字電路數(shù)值的基本差別，我們可以拿時鐘來比方?！澳M”時鐘上的指針連續(xù)地移動，因此所有的任一時間值可以被觀察者直接讀出，但是所得數(shù)值的準確度或者說精度取決于觀察者認知的程度。        而在“數(shù)字”時鐘上，只有最小增量以上的值才能被顯示，而比最小增量小的值則無法顯示。如果有更高的精度需求，則需要增加數(shù)據(jù)位，每個新增的數(shù)據(jù)位表示最小的時間增量。       有的電路里既有數(shù)字部分也有模擬部分，如AD轉(zhuǎn)換器

16、（ADC）將模擬信號轉(zhuǎn)換成數(shù)字信號，DA轉(zhuǎn)換器（DAC）則相反，我們稱之為“混合信號電路”（Mixed Signal Devices）。另一種描述這種混合電路的方法則基于數(shù)字部分和模擬部分占到電路的多少：數(shù)字部分占大部分而模擬部分所占比例較少歸于數(shù)字電路，反之則歸于模擬電路。 第一章.認識半導體和測試設(shè)備(5 五、測試系統(tǒng)的種類 一般認為測試系統(tǒng)都是通用的，其實大部分測試系統(tǒng)的設(shè)計都是面向?qū)ｉT類型的集成電路，這些專門的電路包括：存儲器、數(shù)字電路、模擬電路和混合信號電路；每種類型下還可以細分成更多種類，我們這里只考慮這四種類型。    

17、     我們一般認為存儲器是數(shù)字的，而且很多DC測試參數(shù)對于存儲類和非存儲類的數(shù)字器件是通用的，雖然如此，存儲器的測試還是用到了一些獨特的功能測試過程。帶內(nèi)存的自動測試系統(tǒng)使用一種算法模式生成器（APG，algorithmic pattern generator）去生成功能測試模型，使得從硬件上生成復雜的功能測試序列成為可能，這樣我們就不用把它們當作測試向量來保存。存儲器測試的一些典型模型包括：棋盤法、反棋盤法、走0、走1、蝶形法，等等  APG在器件的每次測試時生成測試模型，而不帶內(nèi)存的測試系統(tǒng)將預先生成的模型保存到向量存儲區(qū)，然后每次測試時從中取出

18、數(shù)據(jù)。存儲器測試通常需要很長的測試時間去運行所要求的測試模型，為了減少測試成本，測試儀通常同時并行測試多顆器件。 模擬或線形器件類     模擬器件測試需要精確地生成與測量電信號，經(jīng)常會要求生成和測量微伏級的電壓和納安級的電流。相比于數(shù)字電路，模擬電路對很小的信號波動都很敏感，DC測試參數(shù)的要求也和數(shù)字電路不一樣，需要更專業(yè)的測試儀器設(shè)備，通常會按照客戶的選擇在設(shè)計中使用特殊的測試儀器甚至機架。模擬器件需要測試的一些參數(shù)或特性包括：增益、輸入偏移量的電壓和電流、線性度、通用模式、供電、動態(tài)響應、頻率響應、建立時間、過沖、諧波失真、信噪比、響應時間、竄擾、

19、鄰近通道干擾、精度和噪聲。     混合信號器件包括數(shù)字電路和模擬電路，因此需要測試系統(tǒng)包含這兩部分的測試儀器或結(jié)構(gòu)?；旌闲盘枩y試系統(tǒng)發(fā)展為兩個系列：大部分數(shù)字電路測試結(jié)構(gòu)、少量模擬測試結(jié)構(gòu)的系列，被設(shè)計成用于測試以數(shù)字電路為主的混合信號器件，它能有效地進行DC參數(shù)測試和功能測試，但是僅支持少量的模擬測試；大部分模擬電路測試結(jié)構(gòu)、少量數(shù)字測試結(jié)構(gòu)的系列，相反，能夠精確地測試模擬參數(shù)而在功能測試上稍遜風騷。          僅含有數(shù)字邏輯的電路器件可使用數(shù)字電路測試系統(tǒng)來完成

20、測試，這些測試系統(tǒng)之間在價格、性能、尺寸、可選項上有著明顯的不同。    低端的測試機被用來測試低價格或者低性能的低端產(chǎn)品，通常是些管腳少、復雜度低的器件；一般運行于低于20MHz的時鐘頻率，且只能存儲少量的測試向量；用于小規(guī)模（SSI）或中規(guī)模（MSI）集成電路的測試。       高端的測試機則是速度非?？欤〞r鐘頻率高）、測試通道非常多的測試系統(tǒng)；時鐘頻率通常會達到400MHz，并能提供1024個測試通道；擁有高精度的時鐘源和百萬bit位的向量存儲器。它們被用于驗證新的超大規(guī)模（VLSI）集成電路，但

21、是昂貴的成本阻礙了他們用于生產(chǎn)測試。       而半導體測試工業(yè)普遍使用的是中高端的測試設(shè)備，它們擁有較好的性價比，在對測試成本非常敏感的半導體測試行業(yè)，這無疑是非常重要的。這類測試設(shè)備多運行在50-100MHz，提供256個測試通道，通常帶有一些可選的配置。       為了控制測試成本，謹慎地選擇能滿足器件測試需求的測試設(shè)備是非常重要的，選擇功能相對于我們器件的測試要求過于強大的測試系統(tǒng)會使得我們的測試成本居高不下，而相反的選擇會造成測試覆蓋率不夠；找到設(shè)備功能和成本之間的平衡是測試成本控制本質(zhì)的要求。 第一章.認識半導體和測試設(shè)備(6 六測試負載板(LoadBoard