實(shí)驗(yàn).計(jì)數(shù)器及其應(yīng)用

1、實(shí)驗(yàn)2.10計(jì)數(shù)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉中規(guī)模集成計(jì)數(shù)器的功能及使用方法。2、掌握時(shí)序邏輯部件功能的測(cè)試方法。3、能熟練地用中規(guī)模集成計(jì)數(shù)器設(shè)計(jì)時(shí)序電路。二、實(shí)驗(yàn)儀器及材料數(shù)字邏輯電路實(shí)驗(yàn)箱和擴(kuò)展板、雙蹤示波器、芯片74LS00、74LS04、74LS10、雙D觸發(fā)器74LS74、同步十進(jìn)制可逆計(jì)數(shù)器芯片 74LS192 (或CC40192 )、可預(yù)置的4位 同步二進(jìn)制計(jì)數(shù)器 74LS161等。三、實(shí)驗(yàn)原理計(jì)數(shù)器是數(shù)字電路系統(tǒng)中應(yīng)用較多的基本邏輯器件。它的基本功能是統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，實(shí)現(xiàn)計(jì)數(shù)操作；同時(shí)也用于與分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。例如， 計(jì)算機(jī)中的時(shí)序發(fā)生器、分頻器、指

2、令計(jì)數(shù)器等都要使用計(jì)數(shù)器。計(jì)數(shù)器的種類(lèi)很多。按構(gòu)成計(jì)數(shù)器的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制的不同，分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和 任意進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過(guò)程中數(shù)字增、減不同，分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；還有可預(yù)制數(shù)和可編程計(jì)數(shù)器等等。1、用D觸發(fā)器構(gòu)成異步二進(jìn)制加法 /減法計(jì)數(shù)器如圖所示，電路由3只上升沿觸發(fā)的 D觸發(fā)器組成的3位二進(jìn)制異步加法 計(jì)數(shù)器。電路的連接特點(diǎn)是將每只 D觸發(fā)器轉(zhuǎn)換成為T(mén)型觸發(fā)形式，再由低位觸發(fā)器 反相輸出Q端和高一位的CP端相連接，即構(gòu)成異步計(jì)數(shù)方式。圖用74LS74構(gòu)成3位二進(jìn)制異步加法計(jì)數(shù)器若將圖電路稍加改

3、動(dòng)(將異步加法器電路的低位觸發(fā)器的Q端與高一位的CP端相連)，即構(gòu)成了 3位二進(jìn)制異步減法計(jì)數(shù)器，如圖所示。7 直3dRd11E7F5-1QRd口Ed.Kd.ICPQ3計(jì)數(shù)脈沖一圖用74LS74構(gòu)成3位二進(jìn)制異步減法計(jì)數(shù)器2、中規(guī)模十進(jìn)制計(jì)數(shù)器中規(guī)模集成計(jì)數(shù)器品種多，功能完善，通常具有預(yù)置、保持、計(jì)數(shù)等多種功能。集成芯片74LS192是同步十進(jìn)制可逆計(jì)數(shù)器。它具有雙時(shí)鐘輸入，可執(zhí)行十進(jìn)制加法和減法計(jì)數(shù)，并具有清零、置數(shù)等功能。芯片引腳排列如圖2.10.3 所示。其中LD為置數(shù)端，CPu為加計(jì)數(shù)脈沖輸入端， CPd 為減計(jì)數(shù)脈沖輸入端， TCu為非同步進(jìn)位輸出端， TCd為 非同步借位輸出端，P

4、o、P1、P2、P3為數(shù)據(jù)輸入端，MR為清零端，Q。、Q1、Q2、Q3為計(jì)數(shù)器輸出端。芯片74LS192功能見(jiàn)表2-10-1。圖2.10.374LS192的引腳圖當(dāng)MR清零端為高電平“ 1 ”時(shí)，計(jì)數(shù)器輸出被直接清零（稱(chēng)為異步清零），當(dāng)執(zhí)行其他功能時(shí)，MR應(yīng)為低電平。當(dāng)MR為低電平、置數(shù)端LD為低電平時(shí)，數(shù)據(jù)直接從置 數(shù)端P。、P P2、P3輸入計(jì)數(shù)器。當(dāng)MR為低電平，LD為高電平時(shí)，執(zhí)行計(jì)數(shù)功能。 執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端的CPd接高電平，計(jì)數(shù)脈沖由加計(jì)數(shù)端CPU輸入，在計(jì)數(shù)脈沖上升沿進(jìn)行8421編碼的十進(jìn)制加法計(jì)數(shù)。在執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端的CPu接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端的CPd輸入，在

5、計(jì)數(shù)脈沖上升沿進(jìn)行8421編碼的十進(jìn)制減法計(jì)數(shù)。表2-10-174LS192十進(jìn)制加、減計(jì)數(shù)功能表輸入輸出MRLDCPuCP dP3P2P1P0Q3Q2Q1Q01XXXXXXX000000XXdcbadcba01T1XXXX加計(jì)數(shù)011TXXXX減計(jì)數(shù)3、可預(yù)置的4位二進(jìn)制同步計(jì)數(shù)器 74LS161可預(yù)置的4位二進(jìn)制同步計(jì)數(shù)器 74LS161具有并行預(yù)置數(shù)據(jù)、 清零、置數(shù)，計(jì)數(shù)和保持功能，并且有進(jìn)位輸出端，可以串接計(jì) 數(shù)器使用。引腳排列如圖 所示，功能見(jiàn)表2-10-2。從功能表2-10-2中可知，該計(jì)數(shù)器具有信號(hào)清零R端，信號(hào)使能端PE、TE，信號(hào)置數(shù)端LD，時(shí)鐘信號(hào)端CP，四個(gè)數(shù)據(jù)輸1023

6、 4 5 S 7一8 P1011一12131415P16入端P2、P3、P4,數(shù)據(jù)輸出端Qi、Q2、Q3、Q4以及進(jìn)位輸出端C。表2-10-274LS161同步計(jì)數(shù)器的功能表清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸入輸出M RLDPETECPP1P2P3P4Q1Q2Q3Q40XXXXXXXX000010XXTABCDABCD110XXXXXX保持11X0XXXXX保持1111TXXXX計(jì)數(shù)4、計(jì)數(shù)器的級(jí)聯(lián)使用一位十進(jìn)制計(jì)數(shù)器只能表示09十個(gè)數(shù)。為了擴(kuò)大計(jì)數(shù)器范圍，常用幾個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)使用。同步計(jì)數(shù)器往往設(shè)有進(jìn)位（或借位）輸出端，故可選用其進(jìn)位（或借 位）輸出信號(hào)來(lái)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器。同步十進(jìn)制可逆計(jì)數(shù)器芯

7、片74LS192,利用進(jìn)位輸出控制高一位的加計(jì)數(shù)端構(gòu)成的加數(shù)級(jí)聯(lián)連接電路，如圖所示。5、實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)（1）用復(fù)位法獲得任意進(jìn)制計(jì)數(shù)器假定已有一個(gè) N進(jìn)制計(jì)數(shù)器，而需要得到一個(gè)M進(jìn)制計(jì)數(shù)器時(shí)，只要 M N,用復(fù)位法使計(jì)數(shù)器計(jì)數(shù)到M時(shí)置零，即獲得M進(jìn)制計(jì)數(shù)器。如圖所示為一個(gè)由74LS192十進(jìn)制計(jì)數(shù)器接成的 6進(jìn)制計(jì)數(shù)器。數(shù)嗎顯示他t r工g G1勺 3CP(JJ11 1 V 11 f 丁1旳H用勺Pi P2 旳圖2.10.574LS192構(gòu)成的加計(jì)數(shù)級(jí)聯(lián)電路圖圖2.10.66進(jìn)制計(jì)數(shù)器圖特殊進(jìn)制計(jì)數(shù)器（2 ）特殊進(jìn)制計(jì)數(shù)器特殊的12進(jìn)制的計(jì)數(shù)器常見(jiàn)于時(shí)間的小 時(shí)、分、秒計(jì)數(shù)。在數(shù)字鐘里，對(duì)十

8、位的計(jì)時(shí) 順序是1、2、3、11、12,即為12進(jìn)制, 且無(wú)0數(shù)，如圖所示。當(dāng)計(jì)數(shù)到13時(shí)， 通過(guò)與非門(mén)產(chǎn)生一個(gè)復(fù)位信號(hào)，使74LS192 （第二片的時(shí)十位）直接置成0000,而74LS192 （第 一片）,即時(shí)的個(gè)位直接置成 0001 ,從而實(shí)現(xiàn)了 從1開(kāi)始到12的計(jì)數(shù)。如圖所示。四、實(shí)驗(yàn)內(nèi)容1、用二片74LS74雙D觸發(fā)器構(gòu)成4位二進(jìn)制異步加法計(jì)數(shù)器（綜合性實(shí)驗(yàn)）按圖連線(xiàn)，清零脈沖 Rd接至邏輯電平拔位開(kāi)關(guān)，CP端接單次脈沖源（或1Hz連續(xù)脈沖），輸出Q4、Q3、Q2、Qi接發(fā)光二極管顯示插孔，SD接高電平“1。清零（將Rd接邏輯撥位開(kāi)關(guān)的低電平）后，再撥到高電平，將單次脈沖接1Hz的連續(xù)

9、脈沖，觀察 CP、Q4Q1的狀態(tài)，自擬表格記錄數(shù)據(jù)。2、用二片74LS74雙D觸發(fā)器構(gòu)成4位二進(jìn)制異步減法計(jì)數(shù)器（綜合性實(shí)驗(yàn)） 如圖所示，自擬表格記錄實(shí)驗(yàn)數(shù)據(jù)。3、分析并驗(yàn)證實(shí)驗(yàn)電路（應(yīng)用性實(shí)驗(yàn)）分析圖實(shí)驗(yàn)電路是如何計(jì)數(shù)的？該電路是幾進(jìn)制的計(jì)數(shù)器？自擬表格記錄實(shí)驗(yàn)輸出數(shù)據(jù)。血VccCPCcP1QIL ZP4PEIEDKDLD清零c1血連續(xù)脈沖進(jìn)位一船處圖2.10.874LS161構(gòu)成同步計(jì)數(shù)器4、特殊12進(jìn)制計(jì)數(shù)器功能測(cè)試（驗(yàn)證性實(shí)驗(yàn)）按圖連線(xiàn)。自擬表格，記錄并分析實(shí)驗(yàn)數(shù)據(jù)。5、任意進(jìn)制計(jì)數(shù)器電路設(shè)計(jì)（設(shè)計(jì)性實(shí)驗(yàn)）（1）用二片74LS192構(gòu)成n（10 n 20）進(jìn)制計(jì)數(shù)器（自定義 n值，顯示

10、電路采用 發(fā)光二極管或數(shù)碼管均可）。對(duì)設(shè)計(jì)電路進(jìn)行實(shí)驗(yàn)驗(yàn)證，自擬表格記錄實(shí)驗(yàn)數(shù)據(jù)。（2）用CD4017構(gòu)成n（2 n 20）進(jìn)制計(jì)數(shù)器（自定義 n值，顯示電路采用發(fā)光二 極管）。對(duì)設(shè)計(jì)電路進(jìn)行實(shí)驗(yàn)驗(yàn)證，自擬表格記錄實(shí)驗(yàn)數(shù)據(jù)。CD4017集成電路是十進(jìn)制計(jì)數(shù)/時(shí)序譯碼器，又稱(chēng)十進(jìn)制計(jì)數(shù) /脈沖分頻器。它是4000系列CMOS數(shù)字集成電路中應(yīng)用最廣泛的電路 之一，其結(jié)構(gòu)簡(jiǎn)單，造價(jià)低廉，性能穩(wěn)定可靠，工藝成 熟，使用方便，深受廣大電子科技工作者和電子愛(ài)好者 的喜愛(ài)。CD4017集成塊采用標(biāo)準(zhǔn)的雙列直插式16腳塑封結(jié)構(gòu)，引腳排列如圖所示，EN信號(hào)輸入端，脈沖下 降沿有效；CP時(shí)鐘輸入端，脈沖上升沿有效；在清零 r 輸入端加高電平或正脈沖時(shí)， 計(jì)數(shù)器輸出端中Y1Y9輸出 低電平“ 0”，而丫0輸出端為高電平；Vdd為電源正端， 接3 18 V直流電壓；Vss為電源負(fù)端。CD4017的基本 功能是對(duì)CP輸入脈沖的個(gè)數(shù)進(jìn)行十進(jìn)制計(jì)數(shù)，并按輸入脈沖的順序分配在 丫0Y9,為 10個(gè)輸出端（輸出高電平），當(dāng)計(jì)數(shù)達(dá)10個(gè)數(shù)后計(jì)數(shù)器清零，同時(shí)在 Qco輸出一個(gè)高 電平進(jìn)位脈沖，在第6個(gè)計(jì)數(shù)脈沖之前，Qco端始終保持高電平。五、預(yù)習(xí)要求1 、復(fù)習(xí)計(jì)數(shù)器的有關(guān)原理。2、熟悉實(shí)驗(yàn)內(nèi)容，擬出各實(shí)驗(yàn)所需的表格。3、完成實(shí)驗(yàn)內(nèi)容 4 計(jì)數(shù)器電路設(shè)計(jì)。4