《存儲器康華光》ppt課件

1、存儲器、復雜可編程邏輯器存儲器、復雜可編程邏輯器 和現場可編程門陣列和現場可編程門陣列7.1 7.1 只讀存儲器只讀存儲器7.2 7.2 隨機存取存儲器隨機存取存儲器7.3 7.3 復雜可編程邏輯器件復雜可編程邏輯器件* *7.4 7.4 現場可編程門陣列現場可編程門陣列* *7.5 7.5 用用EDAEDA技術和可編程器件的設計例題技術和可編程器件的設計例題教學根本要求：教學根本要求： 掌握半導體存儲器字、位、存儲容量、地址、等掌握半導體存儲器字、位、存儲容量、地址、等根本概念。根本概念。 掌握掌握RAM、ROM的任務原理及典型運用。的任務原理及典型運用。 了解存儲器的存儲單元的組成及任務原

2、理。了解存儲器的存儲單元的組成及任務原理。 了解了解CPLD、FPGA的構造及實現邏輯功能的編程的構造及實現邏輯功能的編程原理。原理。概述概述半導體存貯器能存放大量二值信息的半導體器件。半導體存貯器能存放大量二值信息的半導體器件?？删幊踢壿嬈骷且环N通用器件，其邏輯功能是由用戶可編程邏輯器件是一種通用器件，其邏輯功能是由用戶經過對器件的編程來設定的。它具有集成度高、構造靈經過對器件的編程來設定的。它具有集成度高、構造靈敏、處置速度快、可靠性高等優(yōu)點。敏、處置速度快、可靠性高等優(yōu)點。存儲器的主要性能目的存儲器的主要性能目的取快速度取快速度存儲時間短存儲時間短存儲數據量大存儲數據量大存儲容量大存儲

3、容量大7.1 只讀存儲器只讀存儲器7.1 .1 ROM的的 定義與根本構造定義與根本構造7.1.2 兩維譯碼兩維譯碼7.1.3 可編程可編程ROM7.1.4 集成電路集成電路ROM7.1.5 ROM的讀操作與時序圖的讀操作與時序圖7.1.6 ROM的運用舉例的運用舉例存儲器存儲器 RAM (Random-Access Memory) ROM(Read-Only Memory)RAM(隨機存取存儲器隨機存取存儲器): 在運轉形狀可以隨時進展讀或寫操作。在運轉形狀可以隨時進展讀或寫操作。 存儲的數據必需有電源供應才干保管存儲的數據必需有電源供應才干保管, 一旦掉電一旦掉電, 數據全部喪失。數據全部

4、喪失。ROM(只讀存儲器只讀存儲器)：在正常任務形狀只能讀出信息。：在正常任務形狀只能讀出信息。 斷電后信息不會喪失，常用于存放固定信息如程序、常數等。斷電后信息不會喪失，常用于存放固定信息如程序、常數等。固定固定ROM可編程可編程ROMPROMEPROME2PROMSRAM(Static RAM)：靜態(tài)：靜態(tài)RAMDRAM (Dynamic RAM)：動態(tài)：動態(tài)RAM7.1 只讀存儲器只讀存儲器幾個根本概念：幾個根本概念：存儲容量存儲容量(M)：存儲二值信息的總量。：存儲二值信息的總量。字數：字的總量。字數：字的總量。字長位數：表示一個信息多位二進制碼稱為一個字，字長位數：表示一個信息多位二

5、進制碼稱為一個字， 字的位數稱為字長。字的位數稱為字長。存儲容量存儲容量(M)字數位數字數位數地址：每個字的編號。地址：每個字的編號。字數字數=2n n為存儲器外部地址線的線數為存儲器外部地址線的線數 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 譯譯 碼碼 器器 行行 地地 址址 譯譯 碼碼 器器 A5 A3 A2 A1 A0 A6 A7 只讀存儲器，任務時內容只能讀出，不能隨時寫只讀存儲器，任務時內容只能讀出，不能隨時寫入，所以稱為只讀存儲器。入，所以稱為只讀存儲器。(Read-Only Memory)ROM的分類的分類按寫入情況劃分按寫入情況劃分 固定固定ROM可編程可編

6、程ROMPROMEPROME2PROM按存貯單元中按存貯單元中器件劃分器件劃分 二極管二極管ROM三極管三極管ROMMOS管管ROM7.1 .1 ROM的的 定義與根本構造定義與根本構造存儲矩陣存儲矩陣 地址譯碼地址譯碼器器地址輸地址輸入入7.1.1 ROM的定義與根本構造的定義與根本構造數據輸出數據輸出控制信號輸入控制信號輸入輸出控制電路輸出控制電路地址譯碼器地址譯碼器存儲矩陣存儲矩陣輸出控制電路輸出控制電路1) ROM二極管二極管PROM構造表示圖構造表示圖 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 線線- -4 線線 譯譯碼

7、碼器器 存儲存儲矩陣矩陣位線位線字線字線輸出控制電路輸出控制電路M=44地址譯碼器地址譯碼器 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 線線- -4 線線 譯碼器譯碼器 字線與位線的交點都是一個字線與位線的交點都是一個存儲單元。交點處有二極管存儲單元。交點處有二極管相當存相當存1 1，無二極管相當存，無二極管相當存0 0當當OE=1OE=1時輸出為高阻形狀時輸出為高阻形狀000101111101111010001101地地 址址A1A0D3 D2 D1 D0內內 容容當當OE=0OE=0時時 A6 A7 A4 A5 D0 +VDD

8、 R R R R Y0 Y1 Y14 Y15 4線線 | 1 16 6線線 譯譯碼碼器器 1 16 6 線線-1線線數數據據選選擇擇器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字線字線存儲存儲矩陣矩陣位線位線字線與位線的字線與位線的交點都是一個交點都是一個存儲單元。存儲單元。交點處有交點處有MOS管相當存管相當存0，無，無MOS管管相當存相當存1。7.1.2 兩維譯碼兩維譯碼該存儲器的容量該存儲器的容量=?7.1.3 可編程可編程ROM256X1位位EPROM256個存儲單元排成個存儲單元排成1616的矩陣的矩陣行譯碼器從行譯碼

9、器從16行中選出要行中選出要讀的一行讀的一行列譯碼器再從選中的一行存列譯碼器再從選中的一行存儲單元中選出要讀的一列的儲單元中選出要讀的一列的一個存儲單元。一個存儲單元。如選中的存儲單元的如選中的存儲單元的MOS管管的浮柵注入了電荷，該管截的浮柵注入了電荷，該管截止，讀得止，讀得1；相反讀得；相反讀得07.1.4 集成電路集成電路ROM D7 D0 PGM 輸輸出出緩緩沖沖器器 Y 選選通通 存存儲儲陣陣列列 CE OE 控控制制邏邏輯輯 Y 譯譯碼碼 X 譯譯碼碼 A16 A0 VPP GND VCC AT27C010 128K 8位位ROM CEOEPGM任務方式任務方式A16 A0 VPP

10、D7 D0讀讀00XAiX數據輸出數據輸出輸出無效輸出無效X1XXX高阻高阻等待等待1XXAiX高阻高阻快速編程快速編程010AiVPP數據輸入數據輸入編程校驗編程校驗001AiVPP數據輸出數據輸出7.1.5 ROM的讀操作與時序圖的讀操作與時序圖2參與有效的片選信號參與有效的片選信號CEOE3使輸出使能信號使輸出使能信號 有效，經過一定延時后，有效數有效，經過一定延時后，有效數據出如今數據線上；據出如今數據線上；CEOE4讓片選信號讓片選信號 或輸出使能信號或輸出使能信號 無效，經過一定延時無效，經過一定延時后數據線呈高阻態(tài)，本次讀出終了。后數據線呈高阻態(tài)，本次讀出終了。1欲讀取單元的地址

11、加到存儲器的地址輸入端；欲讀取單元的地址加到存儲器的地址輸入端； tCE tAA 讀讀出出單單元元的的地地址址有有效效 CE tOE OE D7 D0 數數據據輸輸出出有有效效 tOZ tOH A16 A0 1 用于存儲固定的公用程序用于存儲固定的公用程序2 利用利用ROM可實現查表或碼制變換等功能可實現查表或碼制變換等功能 查表功能查表功能 查某個角度的三角函數查某個角度的三角函數 把變量值角度作為地址碼，其對應的函數值作把變量值角度作為地址碼，其對應的函數值作為存放在該地址內的數據，這稱為為存放在該地址內的數據，這稱為 “造表。運用時，造表。運用時，根據輸入的地址根據輸入的地址(角度角度)

12、，就可在輸出端得到所需的函數，就可在輸出端得到所需的函數值，這就稱為值，這就稱為“查表。查表。 碼制變換碼制變換 把欲變換的編碼作為地址，把欲變換的編碼作為地址，把最終的目的編碼作為相應存儲單元中的內容把最終的目的編碼作為相應存儲單元中的內容即可。即可。7.1.6 ROM的運用舉例的運用舉例CI3 I2 I1 I0二進制碼O3O2O1O0格雷碼CI3 I2 I1 I0格雷碼O3O2O1O0二進制碼00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10

13、0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11

14、0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用用ROM實現二進制碼與格雷碼相互轉換的電路實現二進制碼與格雷碼相互轉換的電路 C(A4)I3 I2 I1 I0(A3A2A1A0)二進制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3 I2 I1 I0(A3A2A1A0) 格雷碼O3O2O1O0(D3D2D1D0)二進制碼00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110

15、 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011

16、 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0 A4 A3 A2 A1 C I3 I2 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM實現二進制碼與格雷碼相互轉換的電路實現二進制碼與格雷碼相互轉換的電路 7.2 隨機存取存儲器隨機存取存儲器RAM7.2.1 靜態(tài)隨機存取存儲器靜態(tài)隨機存取存儲器(SRAM)7

17、.2.2 同步靜態(tài)隨機存取存儲器同步靜態(tài)隨機存取存儲器SSRAM7.2.4 存儲器容量的擴展存儲器容量的擴展7.2.3 動態(tài)隨機存取存儲器動態(tài)隨機存取存儲器7.2 隨機存取存儲器隨機存取存儲器RAM I/O 電電路路 I /O0 OE An-1 WE I /Om-1 CE A0 Ai Ai+1 存存儲儲 陣陣 列列 行行譯譯碼碼 列列 譯譯 碼碼 7.2.1 靜態(tài)隨機存取存儲器靜態(tài)隨機存取存儲器(SRAM)1 SRAM 的本構造的本構造CE OE WE =100高阻高阻CE OE WE =00X輸入輸入CE OE WE =010輸出輸出CE OE WE =011高阻高阻SRAM 的任務方式的任

18、務方式 任務方式任務方式 CE WE OE I /O0 I /Om -1 堅持堅持 (微功耗微功耗) 1 X X 高阻高阻 讀讀 0 1 0 數據輸出數據輸出 寫寫 0 0 X 數據輸入數據輸入 輸出無效輸出無效 0 1 1 高阻高阻 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列選選擇擇線線) Xi (行行選選擇擇線線) 數數據據線線 數數據據線線 D D 位位線線 B 位位線線 B 存存儲儲單單元元 1. RAM存儲單元存儲單元 靜態(tài)靜態(tài)SRAM(Static RAM)雙穩(wěn)態(tài)存儲雙穩(wěn)態(tài)存儲單元電路單元電路列存儲單元公用的門列存儲單元公用的門控制管，與讀寫控制電

19、路控制管，與讀寫控制電路相接相接Yi 1時導通時導通本單元門控制本單元門控制管管:控制觸發(fā)控制觸發(fā)器與位線的接器與位線的接通。通。Xi =1時時導通導通來自列地址來自列地址譯碼器的輸譯碼器的輸出出來自行地址來自行地址譯碼器的輸譯碼器的輸出出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列選選擇擇線線) Xi (行行選選擇擇線線) 數數據據線線 數數據據線線 D D 位位線線 B 位位線線 B 存存儲儲單單元元 1. RAM存儲單元存儲單元 靜態(tài)靜態(tài)SRAM(Static RAM)T5、T6導通導通T7 、T8均導通均導通Xi =1Yj =1觸發(fā)器的輸出與數據觸發(fā)器

20、的輸出與數據線接通，該單元經過線接通，該單元經過數據線讀取數據。數據線讀取數據。觸發(fā)器與位線接通觸發(fā)器與位線接通 tAA 讀出單元的地址有效 tRC tOHA 地址 輸出數據 上一個有效數據 數據輸出有效 tLZOE CE OE 數據輸出 數據輸出有效 tHZCE tHZOE tDOE tLZCE tACE tRC 高阻 ab 3. SRAM的讀寫操作及時序圖的讀寫操作及時序圖讀操作時序圖讀操作時序圖3.SRAM的寫操作及時序圖的寫操作及時序圖寫操作時序圖寫操作時序圖 tHD tSD 地址有效 tWC 地址 CE 數據 輸入數據有效 tAW tSA tSCE tHA WE tSA tHD tS

21、D 地址有效 tWC 地址 CE 數據 輸入數據有效 tAW tHA WE A1 A0 輸輸入入 寄寄存存器器 I /O OE WE CE 地地址址 寄寄存存器器 叢叢發(fā)發(fā)控控制制邏邏輯輯 D1 D0 Q1 Q0 讀讀寫寫控控制制邏邏輯輯 A CP ADV 存存儲儲陣陣列列 地地址址譯譯碼碼 輸輸入入驅驅動動 輸輸 出出 放放 大大 A1 A0 寫寫地地 址址寄寄 存存器器 數數據據選選擇擇器器 7.2.2 同步靜態(tài)隨機存取存儲器同步靜態(tài)隨機存取存儲器SSRAMSSRAM是一種高速是一種高速RAM。與。與SRAM不同不同, SSRAM的讀寫的讀寫操作是在時鐘脈沖節(jié)拍控制下完成的。操作是在時鐘脈

22、沖節(jié)拍控制下完成的。 A1 A0 輸輸入入 寄寄存存器器 I /O OE WE CE 地地址址 寄寄存存器器 叢叢發(fā)發(fā)控控制制邏邏輯輯 D1 D0 Q1 Q0 讀讀寫寫控控制制邏邏輯輯 A CP ADV 存存儲儲陣陣列列 地地址址譯譯碼碼 輸輸入入驅驅動動 輸輸 出出 放放 大大 A1 A0 寫寫地地 址址寄寄 存存器器 數數據據選選擇擇器器 存放地址線上的地址存放地址線上的地址存放要寫入的存放要寫入的數據數據ADV=0:普通方式讀寫普通方式讀寫ADV=1:叢發(fā)方式讀寫叢發(fā)方式讀寫WE =0:寫操作寫操作 =1:讀操作讀操作 WE存放各種使能控制信號，生成最終的存放各種使能控制信號，生成最終的

23、內部讀寫控制信號；內部讀寫控制信號；2 2位二進制計數位二進制計數器器, , 處置處置A1A0A1A0ADV=0:普通方式讀寫普通方式讀寫 C P A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 W E A D V C E A 1 2 3 4 5 6 7 8 9 10 11 O (A 1) O (A 4) O (A 7) I (A 8) O (A 2) O (A 3) I (A 5) I (A 6) I/O 片片選選無無效效=0:寫操作寫操作WE=1:讀操作讀操作WE普通方式讀寫方式普通方式讀寫方式:在每個時鐘有效沿鎖存輸入信號在每個時鐘有效沿鎖存輸入信號,在一在一個時

24、鐘周期內個時鐘周期內,由內部電路完成數據的讀由內部電路完成數據的讀(寫寫)操作。操作。讀讀A1地址地址單元單元數據數據I/O輸輸出出A1數據數據;開場開場讀讀A2數據數據I/O輸輸出出A2數據數據;開場開場讀讀A3 數據數據I/O輸輸出出A6數據數據;開場開場讀讀A7數據數據開場開場讀讀A4地址地址單元單元數據數據I/O輸輸入入A5數據數據;開場開場寫寫A6數據數據I/O輸輸出出A4數據數據;開場開場寫寫A5數據數據, CP A1 A2 A3 WE ADV CE A 1 2 3 4 5 6 7 8 9 10 11 O(A1) O(A2+1O(A2) I (A3) O(A1+1) O(A1+2O

25、(A2+2) O(A2+3) O(A2) I (A3+1) I/O 讀讀A2地址地址單元單元數據數據叢發(fā)叢發(fā)方式方式讀讀A2+1中的中的數據數據叢發(fā)叢發(fā)方式方式讀讀A2+2中的中的數據數據叢發(fā)叢發(fā)方式方式讀讀A2+3中的中的數據數據叢發(fā)叢發(fā)方式方式重新重新讀讀A2中的中的數據數據 ADV=1:叢發(fā)方式讀寫叢發(fā)方式讀寫叢發(fā)方式讀寫方式：在有新地址輸入后叢發(fā)方式讀寫方式：在有新地址輸入后,自動產生后續(xù)地址自動產生后續(xù)地址進展讀寫操作進展讀寫操作,地址總線讓出地址總線讓出讀讀A1地址地址單元單元數據數據叢發(fā)叢發(fā)方式方式讀讀A1+1中的中的數據數據叢發(fā)叢發(fā)方式方式讀讀A1+2中的中的數據數據在由在由S

26、SRAM構成的計算機系統中，由于在時鐘構成的計算機系統中，由于在時鐘有效沿到來時，地址、數據、控制等信號被鎖有效沿到來時，地址、數據、控制等信號被鎖存到存到SSRAM內部的存放器中，因此讀寫過程的內部的存放器中，因此讀寫過程的延時等待均在時鐘作用下，由延時等待均在時鐘作用下，由SSRAM內部控制內部控制完成。此時，系統中的微處置器在讀寫完成。此時，系統中的微處置器在讀寫SSRAM的同時，可以處置其他義務，從而提高了整個的同時，可以處置其他義務，從而提高了整個系統的任務速度。系統的任務速度。 SSRAM的運用特點：的運用特點： 1、動態(tài)存儲單元及根本操作原理、動態(tài)存儲單元及根本操作原理 T 存儲

27、單元存儲單元寫操作寫操作:X=1 =0WET導通，電容器導通，電容器C與位線與位線B連通連通 輸入緩沖器被選輸入緩沖器被選通，數據通，數據DI經緩經緩沖器和位線寫入沖器和位線寫入存儲單元存儲單元 假設假設DI為為1，那么，那么向電容器充電，向電容器充電，C存存1;反之電容器放反之電容器放電電,C存存0 。 - 刷新刷新R行選線行選線XOD讀讀/寫寫WEID輸出緩沖器輸出緩沖器/靈敏放大器靈敏放大器刷新緩沖器刷新緩沖器輸入緩沖器輸入緩沖器位位線線B7.2.3 動態(tài)隨機存取存儲器動態(tài)隨機存取存儲器讀操作讀操作:X=1 =1WET導通，電容器導通，電容器C與位線與位線B連通連通 輸出緩沖器輸出緩沖器

28、/靈敏放大器靈敏放大器被選通，被選通，C中存儲的數據中存儲的數據經過位線和緩沖器輸出經過位線和緩沖器輸出 T / 刷新刷新R行選線行選線XODWEID輸出緩沖器輸出緩沖器/靈敏放大器靈敏放大器刷新緩沖器刷新緩沖器輸入緩沖器輸入緩沖器位位線線B每次讀出后，必需及時每次讀出后，必需及時對讀出單元刷新，即此對讀出單元刷新，即此時刷新控制時刷新控制R也為高電也為高電平，那么讀出的數據又平，那么讀出的數據又經刷新緩沖器和位線對經刷新緩沖器和位線對電容器電容器C進展刷新。進展刷新。7.2.4 存儲器容量的擴展存儲器容量的擴展 位擴展可以利用芯片的并聯方式實現。位擴展可以利用芯片的并聯方式實現。CEA11A

29、0WED0 D1 D2 D3WECEA0A114K4位位I/O0 I/O1 I/O2 I/O3D12 D13 D14 D15CEA0A114K4位位I/O0 I/O1 I/O2 I/O3WE1. 字長位數的擴展字長位數的擴展-用用4K4位的芯片組成位的芯片組成4K16位的存儲系統。位的存儲系統。7.2.4 RAM存儲容量的擴展存儲容量的擴展2. 字數的擴展字數的擴展用用用用8K8位的芯片組成位的芯片組成32K8位的存儲系統。位的存儲系統。RAM1D D0 0D D7 7A0A0A12A12CE1芯片數芯片數=4=4RAM1D D0 0D D7 7A0A0A12A12CE1RAM1D D0 0D D7 7A0A0A12A12CE1RAM1D D0 0D D7 7A0A0A12A12CE1系統地址線數系統地址線數=15=15系統系統:A0 A14 A13 A14?2000H2001H2002H3FFFH 4000H400H4002H5FFFH 6000H6001H6002H7FFF