可編程器件原理與應(yīng)用_第1頁(yè)
可編程器件原理與應(yīng)用_第2頁(yè)
可編程器件原理與應(yīng)用_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、可編程器件原理與應(yīng)用Theory and Application of PLD課程編號(hào):學(xué) 分:3學(xué)分 學(xué) 時(shí):75(其中:講課學(xué)時(shí):32 實(shí)驗(yàn)實(shí)習(xí)學(xué)時(shí):16 課外實(shí)驗(yàn)27 )先修課程:脈沖與數(shù)字電路 、C語(yǔ)言程序設(shè)計(jì)、單片機(jī)接口及應(yīng)用適用專業(yè):電子信息工程教 材: EDA技術(shù)及應(yīng)用譚會(huì)生、張昌凡 編著 西安電子科技大學(xué)出版社開(kāi)課院系:電子工程系一、 課程的性質(zhì)和任務(wù)本課程的目的是使學(xué)生掌握利用計(jì)算機(jī)輔助進(jìn)行CPLD開(kāi)發(fā)設(shè)計(jì)的方法和技巧,通過(guò)此課程了解VHDL的數(shù)字電路描述方法,掌握可編程邏輯器件的基本結(jié)構(gòu)和原理,掌握基于VHDL的電路設(shè)計(jì)方法并完成相關(guān)實(shí)驗(yàn),課程要求利用可編程邏輯器件設(shè)計(jì)完成

2、23個(gè)數(shù)字系統(tǒng),并進(jìn)行測(cè)試。為畢業(yè)后進(jìn)行數(shù)字電子線路設(shè)計(jì)和CPLD等芯片的開(kāi)發(fā)打下良好的基礎(chǔ)。二、教學(xué)內(nèi)容和要求(要求分為掌握、熟悉、理解、了解、初步了解等) 第1章 序論(4學(xué)時(shí))了解EDA技術(shù)的含意了解EDA技術(shù)的發(fā)展歷程了解EDA技術(shù)的主要內(nèi)容 了解EDA軟件系統(tǒng)的構(gòu)成了解EDA工具的發(fā)展趨勢(shì)熟悉EDA工程設(shè)計(jì)流程數(shù)字系統(tǒng)的設(shè)計(jì)模型、方法、準(zhǔn)則和步驟第2章 大規(guī)??删幊踢壿嬈骷?0學(xué)時(shí))了解可編程的發(fā)展歷程掌握可編程的種類及分類方法掌握CPLD的基本結(jié)構(gòu)熟悉Altera公司的器件產(chǎn)品掌握FPGA器件的結(jié)構(gòu)掌握FPGA的配置模式了解FPGA器件的性能第3章 VHDL編程基礎(chǔ)(8學(xué)時(shí))了解

3、VHDL描述語(yǔ)言的優(yōu)點(diǎn)和約定掌握VHDL語(yǔ)言要素掌握VHDL順序語(yǔ)句掌握VHDL并行語(yǔ)句掌握VHDL子程序設(shè)計(jì)了解VHDL中的庫(kù)、程序包的概念掌握VHDL的描述風(fēng)格了解狀態(tài)的VHDL設(shè)計(jì)第4章 常用EDA工具軟件操作(2學(xué)時(shí))掌握Altera MAX+plusII操作第五章 EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)(4學(xué)時(shí))掌握CPLD和FPGA的硬件電路制作原理第6章 VHDL應(yīng)用實(shí)例(4學(xué)時(shí))掌握數(shù)字鐘程序設(shè)計(jì)掌握步進(jìn)電機(jī)的控制掌握交通燈控制程序設(shè)計(jì)掌握頻率計(jì)的設(shè)計(jì)三、實(shí)驗(yàn)部分實(shí)驗(yàn)一 MAXPlusII軟件使用 (2學(xué)時(shí))通過(guò)一個(gè)具體實(shí)例,掌握軟件使用。實(shí)驗(yàn)二 組合電路設(shè)計(jì) (2學(xué)時(shí))使用原理圖和VHDL語(yǔ)言設(shè)

4、計(jì)組合電路實(shí)驗(yàn)三 時(shí)序電路設(shè)計(jì) (2學(xué)時(shí))使用原理圖和VHDL語(yǔ)言設(shè)計(jì)時(shí)序電路實(shí)驗(yàn)四 數(shù)字鐘綜合設(shè)計(jì) (4學(xué)時(shí))在MAXPLUS II軟件平臺(tái)上進(jìn)行程序調(diào)試,在硬件上實(shí)現(xiàn)24小時(shí)計(jì)時(shí),整點(diǎn)報(bào)時(shí)等功能。實(shí)驗(yàn)五 鍵盤掃描程序設(shè)計(jì) (4學(xué)時(shí))在MAXPLUS II軟件平臺(tái)上進(jìn)行程序調(diào)試,在硬件上實(shí)現(xiàn)4×4矩陣鍵盤掃描。實(shí)驗(yàn)六 電梯控制實(shí)驗(yàn) (4學(xué)時(shí))在MAXPLUS II軟件平臺(tái)上進(jìn)行程序調(diào)試,在硬件上3層電梯控制系統(tǒng)。實(shí)驗(yàn)七 交通燈控制 (4學(xué)時(shí))在MAXPLUS II軟件平臺(tái)上進(jìn)行程序調(diào)試,在硬件上實(shí)現(xiàn)十字路口的模擬控制功能。實(shí)驗(yàn)四、實(shí)驗(yàn)五、實(shí)驗(yàn)六和實(shí)驗(yàn)七可以任選一個(gè)。四、本課程的基本要求l、學(xué)會(huì)MAX+PLUSll的使用;2、會(huì)用圖形法進(jìn)行一些簡(jiǎn)單的數(shù)字電路的設(shè)計(jì);3、掌握VHDL語(yǔ)言的使用;4、綜合運(yùn)用所學(xué)的知識(shí)進(jìn)行CPLD的開(kāi)發(fā);5、在今后的電子產(chǎn)品開(kāi)發(fā)中,用CPLD代替其他所有的數(shù)字邏輯電路集成塊,達(dá)到精簡(jiǎn)電路板設(shè)計(jì)提高可靠性的目的。五、大綱說(shuō)明教學(xué)手段:采用多媒體課件教學(xué),課程采用授課和實(shí)驗(yàn)相結(jié)合的方法,在課程的最后按排設(shè)計(jì)講評(píng),學(xué)生介紹設(shè)計(jì)報(bào)告、答辯,由教師講評(píng)。作業(yè)形式:主要采用上機(jī)調(diào)試程序的方法,12學(xué)時(shí)??疾榉椒ǎ簩W(xué)生提交硬件和論文相結(jié)合的方法。硬件(30),實(shí)驗(yàn)報(bào)告

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論