MOS管溝道長(zhǎng)度及襯底調(diào)制效應(yīng)對(duì)其特性曲線影響的計(jì)算機(jī)模擬

1、M OS管溝道長(zhǎng)度及襯底調(diào)制效應(yīng)對(duì)其特性曲線影響的計(jì)算機(jī)模擬周瑞雪(貴州師范大學(xué)物理與電子科學(xué)系貴陽(yáng)550001摘要:借助CA D電路仿真工具PSpice模擬研究了M OS管溝道長(zhǎng)度調(diào)制效應(yīng)及襯底調(diào)制效應(yīng)對(duì)其特性曲線的影響.關(guān)鍵詞:M OS管特性曲線;長(zhǎng)度調(diào)制效應(yīng);襯底調(diào)制效應(yīng);計(jì)算機(jī)仿真Computer simulation on the effect ofthe length of MOS pipeline channel and underlayregulated impact on its characteristic curveZHOU Rui-xue(Department of P

2、hy sics and Electronic Science,Guizhou No rmal Univ er sity,Guiyang,550001Abstract:The ex periment studies the regulation effect of the leng th of M OS pipeline channel and underlay regulated impact on its characteristic curv e by m eans of the sim ulation of pspice imi-tator of CAD cir cuit.Key wor

3、ds:M OS pipeline characterisitic curve;the effect of the leng th;the effect o f under-lay r eg ulated impact;computer im itation1前言M OS場(chǎng)應(yīng)效管存在溝道長(zhǎng)度調(diào)制效應(yīng)和襯底調(diào)制效應(yīng).影響溝道長(zhǎng)度調(diào)制效應(yīng)的主要參量是溝道長(zhǎng)度調(diào)制系數(shù) =1/V A;影響襯底調(diào)制效應(yīng)的主要參量是背柵極(襯底B與源極S之間的電壓V BS對(duì)漏極電流i D的控制作用.本文通過(guò)計(jì)算機(jī)模擬實(shí)驗(yàn),研究N溝道增強(qiáng)型MOS管的溝道長(zhǎng)度調(diào)制效應(yīng)及襯底調(diào)制效應(yīng)對(duì)M OS管轉(zhuǎn)移特性和輸出特性曲線的影響.實(shí)驗(yàn)

4、原理圖如圖1所示.設(shè)該M OS管的主要參量為: K p=40 A/V,=0.8,!=0.65, L=10 m,V T O=1V,W=50 m, =0.02.圖1實(shí)驗(yàn)原理圖2PSpice軟件主要實(shí)驗(yàn)工具為PC機(jī)、CAD電路仿真PSpice軟件(PSpice5.00版,Window s環(huán)境等.PSpice在輸入輸出圖形處理、算法的可靠性和收斂性、仿真速度、模擬功能擴(kuò)展以及模型多數(shù)庫(kù)和宏模型庫(kù)等方面都有所改善和擴(kuò)充,在國(guó)內(nèi)外的用戶十分廣泛.電路仿真程序是PSpice 的核心部分.它的仿真功能包括:直流工作點(diǎn)分析、直流轉(zhuǎn)移特性分析、直流小信號(hào)傳輸函數(shù)計(jì)算、交流小信號(hào)分析、交流小信號(hào)噪聲分析、瞬態(tài)分析、

5、傅里葉分析、直流靈敏度分析、溫度分析、最壞情況分析和蒙特卡羅統(tǒng)計(jì)分析等.用PSpice 分析電路及元件,基本步驟是:1給定電路的結(jié)構(gòu)(原理圖和元件參量;2確定分析電路及元件特性所需的分析內(nèi)容和分析類型;3定義電路的輸入、輸出信息和變量.按照PSpice 的工作步驟和輸入、輸出語(yǔ)句及格式,根據(jù)實(shí)驗(yàn)原理圖和元件參量,確定出本實(shí)驗(yàn)的分析功能及控制命令,電路元件模型及其變量、參量,得出本實(shí)驗(yàn)的PSpice 輸入網(wǎng)單文件為:A NM OS T ESTING CIRCUT M 12103M ODM L=10U W=50U .M ODEL MODM NM OS LEVEL =1VT O =1KP =40U

6、GAM M A =0.8+LAM BDA=0.02PHI=0.65VGG 104VDD 2010VBS 300.OP.DC VGG 040.01VDD LIST 210*.DC VDD 0150.01VGG 141*.DC VGG 040.01VBS LIST 0-2*.ST EP VBS LIST 0-2*.ST EP NM OS MODM (LAM BDA LIST 0.020.04.PROBE .END3實(shí)驗(yàn)內(nèi)容和結(jié)果分析1求V BS =0時(shí)的轉(zhuǎn)移特性曲線(取V DS =2V ,10V 和輸出特性曲線,分析溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)M OS 特性曲線的影響. a.取V DS =2V 和10V ,

7、計(jì)算M OS 管轉(zhuǎn)移特性曲線,如圖2(a 所示,其中上面一條曲線是V DS =10V 的結(jié)果,下面一條曲線是V DS =2V 的結(jié)果.圖2V GS =0時(shí)轉(zhuǎn)移和輸出特性曲線b.取V GS =1V,2V,3V 和4V ,計(jì)算輸出特性曲線如圖2(b所示,其中4條曲線(包括橫軸從下到上分別是V GS =1V ,2V ,3V 和4V 的結(jié)果.c.分析:由圖2(a 可以看出,隨著V DS 增加,轉(zhuǎn)移特性左移,表明在同樣的V GS 下漏極電流i D 加大,所以輸出特性曲線上翹,即i D 隨V DS 的增加略有上升,這種現(xiàn)象是由于M OS 管的溝道長(zhǎng)度調(diào)制效應(yīng)引起的.2求V DS =V DD =10V 時(shí),

8、V BS =0和-2V 的轉(zhuǎn)移特性曲線和輸出特性曲線,討論V BS 大小對(duì)管子特性的影響和分析襯底調(diào)制效應(yīng)對(duì)M OS 特性曲線的影響.a .設(shè)V DS =V DD =10V ,取V BS =0和-2V ,計(jì)算得到的轉(zhuǎn)移特性曲線如圖3(a所示;其中上面一條曲線是V BS =0的結(jié)果,下面一條曲線是V BS =-2V 的結(jié)果.b.取V GS =1V,2V,3V 和4V ,V BS =0和-2V,計(jì)算管子的輸出特性,特性曲線如圖3圖3V BS=0,-2V時(shí)的轉(zhuǎn)移和輸出特性曲線(b所示.圖中用符號(hào)標(biāo)示的是V BS=0V時(shí)的輸出特性,用標(biāo)示的是V BS=-2V時(shí)的輸出特性.這兩種情況下的4組曲線(包括橫

9、軸從下到上分別為V GS=1V,2V,3V和4V時(shí)的輸出特性.c.分析:由圖3(a可以看出,隨著襯底與源極之間的反壓加大,轉(zhuǎn)移特性左移,表明管子的“閾值”電壓V GS(th加大;同樣的V GS所產(chǎn)生的漏極電流i D減小.在輸出特性上表現(xiàn)為,V BS =-2V的各條曲線比V BS=0時(shí)相應(yīng)的曲線有較明顯的下移,所以在同樣V GS和V DS下,漏極電流i D減小.這種襯底調(diào)制效應(yīng)對(duì)管子特性及電路性能造成不利影響,在實(shí)際應(yīng)用時(shí)要注意這個(gè)問(wèn)題.3求V BS=0, =0.02,0.04兩種情況下的輸出特性曲線,討論 的大小對(duì)輸出特性的影響.a.計(jì)算 =0.02和0.04時(shí)M OS管的輸出特性曲線,如圖4

10、所示.圖中以符號(hào)標(biāo)示的是 =0.02時(shí)的輸出特性,以標(biāo)示的是 = 0. 04時(shí)的輸出特性.這兩種情況下的4組曲線.從下到上分別為V GS=1V,2V,3V和4V時(shí)的輸出特性.圖4V BS=0,不同 值的輸出特性曲線很明顯, =0.04時(shí)的輸出特性曲線比 = 0.02時(shí)的輸出特性曲線斜率大,表明前者V DS 對(duì)i D的影響比后者大,或者說(shuō)前者的輸出電阻r ds比后者的小.b.在V GS=3V和4V兩條曲線上各取V DS=4V,14V兩點(diǎn),讀出它們的漏極電流,可計(jì)算出管子的輸出電阻,如表1所示.通過(guò)實(shí)驗(yàn),可以強(qiáng)烈感受到,隨著計(jì)算機(jī)的迅速發(fā)展,以電子計(jì)算機(jī)輔助設(shè)計(jì)CAD為基礎(chǔ)、以SPICE模擬電路仿真程序?yàn)楹诵牟糠值碾娮釉O(shè)計(jì)自動(dòng)化EDA技術(shù)已滲透到電子系統(tǒng)和專用集成電路設(shè)計(jì)的各個(gè)環(huán)節(jié).CAD模擬電路仿真工具相當(dāng)于一個(gè)現(xiàn)代化的電子線路實(shí)驗(yàn)室,可以對(duì)實(shí)驗(yàn)過(guò)程進(jìn)行逼真的實(shí)時(shí)模擬.如何把原本主要應(yīng)用在集成電路、ICN芯片等設(shè)計(jì)的模擬仿真技術(shù)應(yīng)用到傳統(tǒng)的大學(xué)物理實(shí)驗(yàn)中,是一個(gè)非常有價(jià)值的研究領(lǐng)域.表1不同 和工作點(diǎn)下的輸出電阻V GS/V i D1/mA i D2/mA r ds/krds/k0.02340.4320.9720.51191.152125.255.612555.30.04340.4641.0440.62381.40462.627.862.527.8注:i D1為V DS=4